电熔断装置的制作方法

专利名称：电熔断装置的制作方法
技术领域：
本发明涉及电熔断装置，每个电熔断装置都包括多级熔断核，且每个熔 断核都具有串联在一起的电熔断元件和开关元件，其中，通过与程序时钟信 号同步地依次向每个开关元件提供程序数据，可以对每个电熔断元件执行程序。
背景技术：
电熔断装置广泛用在包含用于高频修整的程序装置在内的集成电路(LSI)。电熔断装置包括由诸如多晶硅之类的材料制成的电熔断元件。电 熔断元件与双极性晶体管串联，其中通过允许约1安培的相对大电流流过双 极性晶体管，来执行诸如"烧断"和"硅化物化，，之类的处理。这种对电熔 断元件执行的处理在下文中称为"电熔断元件程序"，并且执行这种处理的 行为在下文中表示为"程序的执行"或"执行程序"。近来，在半导体集成电路领域，为了降低栅极材料的电阻率，将硅化物 化的金属材料沉积在多晶硅上的过程已经发展为形成栅极材料的一种方式。 也已经开发出用于电熔断元件的技术，其采用一种利用流过半导体集成电路 的栅极材料的电流烧断顶表面硅层来增加电阻率的机制，其中栅极材料以上 述方式形成。在产生130nm和卯nm的半导体集成电^各的处理过程中，对于 每个熔断元件来说，电导通所需的用于对熔断元件执行程序的瞬时电流，在 10到30毫安的范围内。图17示出常规的用于半导体集成电路的电熔断装置的电路图。在图17 中，附图标记F表示电熔断元件，附图标记Q表示包括PMOS晶体管的开 关元件，其与电熔断元件F串联，而附图标记61表示NAND门，其输出连 接到开关元件Q的栅极。对于所选择的电熔断元件F来说，在NAND门61由输入到NAND门 61的程序信号设置为导通状态的情况下，导通的NAND门61接通开关元件 Q,使得电流流过电熔断元件F。电熔断元件F采用微型图案的形式，包括 硅化物、多晶硅或金属，并且当预设的电流流过时，电熔断元件F被编制为 被烧断，或者增加其电阻率。上述结构的电熔断元件F能通过读取未执行程 序时的初始状态的电阻率和执行程序后的状态的高电阻率来识别0/1信号状 态(例如，参见国际专利申请特表平11-512879的国家公开)。在该电熔断 装置中，程序时钟信号从外部输入到连接于多个熔断核的移位寄存器中，并 且串联连接的开关元件基于程序信号和由移位寄存器提供的程序数据使熔 断元件依次导通。不过，在常规的结构中，当由于噪声、波动等的影响在被设计为输入程 序时钟信号的程序时钟端子上产生脉沖时，可能在程序非执行模式下以预料 不到的方式执行熔断元件程序。 一旦执行熔断元件程序，电熔断元件就由于 导通被电(物理)熔断，使得电熔断元件不可修理，并且损坏可能是致命的。发明内容因此，本发明的主要目的在于提供一种对噪声和波动具有高稳定性的电 熔断装置。根据本发明的电熔断装置包括多个熔断核，每个熔断核都具有电熔断元件和串联连接到电熔断元件的 开关元件；程序控制电路，其通过与有效程序时钟信号同步地依次移位程序控制传 输信号来产生程序移位信号，并随后基于程序数据和所述程序移位信号产生 待发送给所述多个熔断核中的每个开关元件的程序信号；和程序时钟控制电路，其根据程序时钟使能信号控制程序时钟信号的导通 和非导通状态，并且当所述程序时钟信号处于导通状态时，将所述程序时钟
信号传输给所述程序控制电路，作为有效程序时钟信号。在这种结构中，在程序执行模式下，确认程序时钟使能信号有效，由此 使程序时钟信号穿过程序时钟控制电路，并且将已穿过的程序时钟信号提供 给程序控制电路，作为有效程序时钟信号。在程序控制电路中，设置对应于多个熔断核的程序数据，并输入程序控路中，有效程序时钟信号通过依次移位程序控制信号作为程序控制传输信 号，产生程序移位信号，而且每个程序移位信号对应一个熔断核。然后，通 过程序移位信号使程序数据穿过栅极，作为程序信号，并且将程序数据提供 给每个熔断核的开关元件。程序信号使对应于其上待执行程序的每个电熔断 元件的开关元件进入导通状态，电流流过其上待执行程序的电熔断元件，从 而执行电熔断元件程序(烧断，或者增加电阻率)。同时，对应于其上不执另一方面，在程序非执行模式下，程序时钟使能信号无效，以使程序时 钟控制电路失效。这是使从程序时钟控制电路提供给程序控制电路的有效程 序时钟信号无效。
一旦有效程序时钟信号无效，程序控制电路本身就失效， 同时所有的程序移位信号和程序信号都无效，使得没有电流流过多个熔断核 的任何开关元件。如上所述，增加了程序时钟控制电路，因此，可由程序时钟使能信号控 制有效程序时钟信号向程序控制电路的传输。因为有效程序时钟信号无效， 所以即使在程序非执行模式下，由于噪声、波动等的影响在程序时钟端子上以可靠的方式避免了程序的错误执行。在一个方案中，具有上述结构的电熔断装置可以进一步包括计数器电 路，其设置在所述程序时钟控制电路之前的级中，对程序模式切换方案信号 的输入脉沖的数量进行计数，并当所计数的输入脉冲的数量达到预设值时，
确认所迷程序时钟使能信号有效并将所述程序时钟使能信号输出到所述程 序时钟控制电^各。在这种结构中，设置在所述程序时钟控制电路之前的级中的计数器电 路，对输入脉冲的数量进行计数，其中只有当输入信号是具有预设信号方案 的程序模式切换方案信号并且所计数的脉冲数量达到预设值时，计数器电路 才确认程序时钟使能信号有效，并将该信号输出到程序时钟控制电路。这导 致程序执行模式。在程序执行模式中，具有预设数量或更多数量脉冲的程序 模式切换方案信号输入到计数器电路中。另一方面，在程序非执行模式中， 没有包括预设信号方案的程序模式切换方案信号输入到计数器电路。在这种 结构中，只有当程序模式切换方案信号的所计数的输入脉冲数量达到预设值 时，确认有效才发生。因此，即使确认程序时钟使能信号有效，那么较之立 即确认信号有效的其它结构，这种结构也显著降低确认程序时钟使能信号有 效的可能性。结果，能更有效地消除对程序时钟端子和程序时钟使能端子造 成影响的噪声、波动等，并且能以更可靠的方式避免电熔断元件程序的错误 执行。在一个方案中，具有上述结构的电熔断装置的程序时钟控制电路，也可号。在这种结构中，通过利用来自末级熔断核的电熔断元件的输出作为程序 时钟使能信号来控制程序时钟信号，并且在对期望熔断元件而不是末级熔断效，因此，程序时钟使能信号无效，于是程序时钟信号在逻辑上被完全阻止。 结果，即使在执行程序之后发生程序执行模式的错误移位时，也能避免电熔 断元件程序的不期望执行。此外，因为消除了对从外部输入程序时钟使能信 号的程序时钟使能端子的需要，所以电路结构得到简化。上述结构主要基于控制有效程序时钟信号，即用于移位程序控制传输信 号的程序控制电路的输入的想法，不过，本发明也可以被配置成控制程序控
制电路输出侧的程序信号。下面阐述这一方案。 根据本发明的电熔断装置，包括多个熔断核，每个熔断核都具有电熔断元件和串联连接到该电熔断元件的开关元件；程序控制电路，其通过与有效程序时钟信号同步地依次移位程序控制传 输信号来产生程序移位信号，并随后基于程序数据和所述程序移位信号产生 程序控制信号；和程序模式控制电路，其根据程序时钟使能信号控制程序控制信号的导通 和非导通状态，并且当所述程序控制信号处于导通状态时，将所述程序控制 信号输出到所述多个熔断核的每个开关元件，作为程序信号。该结构以程序模式控制电路为特征，该程序模式控制电路设置在对程序 控制传输信号移位的程序控制电路之后的级中。在该结构的程序执行模式中，程序模式控制电路确认程序使能信号有 效，并因此将程序控制信号从程序控制电路传送到相应的熔断核的开关元 件，作为程序信号。这使得同时对所有熔断核执行程序。另一方面，在程序 非执行模式中，通过使程序使能信号无效，使来自程序模式控制电路的所有 程序控制信号无效。因为所有的程序信号都无效，所以没有电流流过任何熔 断核的开关元件，并且所有的熔断核都同时进入非可编程状态。如上所述，根据本发明的该方案，所有的电熔断元件都由程序使能信号 的一个操作在可编程状态和非可编程状态之间切换。因此，通过使程序非执 行模式下的程序使能信号无效，即使由于噪声、波动等的影响，在程序时钟结果，以安全的方式避免了程序的错误执行。在具有程序模式控制电路的上述电熔断装置的一个方案中，电熔断装置 可以进一步包括程序时钟控制电路，其根据程序时钟使能信号控制程序时钟信号的导通 和非导通状态，并且当所述程序时钟信号处于导通状态时，将所述程序时钟
信号传输给所述程序控制电路，作为有效程序时钟信号。该方案包括两个错 误程序预防措施，即程序时钟控制电路和程序模式控制电路，它们用作避免 程序错误执行的双重系统。
在该结构的程序非执行模式中，假定由错误设置所确认有效的程序时钟 使能信号输入到程序模式控制电路的程序控制端子中。即使在这种情况下， 也不会发生电熔断程序的错误执行，这是因为该控制由设置在程序控制电路 之前的级中的程序时钟控制电路来支持，因此，进一步提高了可靠性。
在包括程序模式控制电路的上述电熔断装置的一个方案中，该电熔断装置可以进一步包括计数器电路，其设置在所述程序时钟控制电路之前的级中，对程序模式 切换方案信号的输入脉冲的数量进行计数，并当所计数的输入脉冲的数量达 到预设值时，确认所述程序时钟使能信号有效并将所述程序时钟使能信号输 出到所述程序时钟控制电路。该方案包括三个错误程序预防措施，即程序时 钟控制电路、程序模式控制电路和计数器电路，它们用作避免程序错误执行 的三重系统。
在该结构的程序非执行模式中，假定由于错误设置而固定于确认有效状 态的程序时钟使能信号输入到程序模式控制电路的程序控制端子中，同时， 也假定由错误设置将程序时钟控制电路的程序时钟端子固定于确认有效状 态。即使在该结构中发生这种情况，程序时钟控制电路也不会输出任何有效 程序时钟信号，除非具有预设数量或更多数量脉冲的程序模式切换方案信号 输入到计数器电路。结果，不会错误地执行电熔断程序，而且进一步提高可 靠性。
在包括程序模式控制电路的上述电熔断装置的一个方案中，程序时钟控 制电^各可以使用来自末级熔断核的电熔断元件的输出作为所述程序时钟使能信号。 根据该结构，消除了对从外部输入程序时钟使能信号的程序时钟使能端 子的需要，因此电路结构得到简化。
根据本发明，即使由于噪声、波动等的影响，在外部端子上产生脉沖， 和/或端子模式被错误设置，那么也能以有效的方式避免不执行的电熔断元 件程序被错误地执行(烧断，或者增加电阻率)。因此，本发明提供具有优 良可靠性的电熔断装置。
本发明的电熔断装置可有效用于需要高可靠性电熔断功能的系统LSI。


从以下优选实施例的论述中，本发明的这些和其它目的将变得清楚，并 且由所附权利要求进行清楚地限定。对于本领域的技术人员来说，通过实施 本发明，这里没有描述的其它多种益处和优点将显而易见。
图1是示出根据第一实施例的电熔断装置的结构的电路图； 图2是示出根据第一实施例的电熔断装置中的移位寄存器的结构的电 路图；图3A和图3B是示出根据第一实施例的电熔断装置的操作的时序图； 图4是示出根据第二实施例的电熔断装置的结构的电路图； 图5是示出根据第二实施例的电熔断装置中的计数器电路的结构的电 路图；图6是示出根据第二实施例的电熔断装置的操作的时序图；图7是示出根据第三实施例的电熔断装置的结构的电路图；图8是示出根据第三实施例的电熔断装置的操作的时序图；图9是示出根据第四实施例的电熔断装置的结构的电路图；图IOA和图IOB是示出根据第四实施例的电熔断装置的操作的时序图；图11是示出根据第五实施例的电熔断装置的结构的电路图；图12A和图12B是示出根据第五实施例的电熔断装置的操作的时序图；图13是示出根据第六实施例的电熔断装置的结构的电路图；图14是示出根据第六实施例的电熔断装置的操作的时序图；图15是示出根据第七实施例的电熔断装置的结构的电路图16是示出根据第七实施例的电熔断装置的操作的时序图；和 图17是示出常规的电熔断装置的结构的电路图。
具体实施方式
以下参考附图具体阐述根据本发明的电熔断装置的实施例。 (第一实施例)图1是示出根据第一实施例的电熔断装置的结构的电路图。在图1中，附图标记XI表示电熔断装置，附图标记IO表示电熔断模块，附图标记20 表示程序控制电路，而附图标记30表示程序时钟控制电路。附图标记F表 示由硅化物、多晶硅或金属制成的电熔断元件，其一端连接到外部电源端子。 附图标记Q是开关元件，并且开关元件Q包括NMOS晶体管，其漏极连接 到电熔断元件F的另一端，并且其源极连接到接地端子。电熔断元件F和开 关元件Q构成熔断核1。提供有"n"级熔断核l,其中"n"是大于或等于 2的自然凄史。程序控制电路20包括n级单元，每级单元都具有移位寄存器SR和双 输入AND门2。程序数据Di (i = 1到n )被输入到每个AND门2的一个输 入端子。每级都提供有移位寄存器SR，并且从第一级到第n级，形成串联 连接的结构，其中，移位寄存器的输出连接到下一级移位寄存器的输入。一 旦程序控制信号PC被输入到第一级移位寄存器SR,程序控制传输信号Al 到An-1就与有效程序时钟信号PK同步地从相应的级中输出。有效程序时 钟信号PK被共同地输入到从第一级到第n级的所有移位寄存器SR。此外， 程序移位信号Si( i = 1到n )，即移位寄存器SR的输出，被分别输入到AND 门2,并且程序信号Pi,即AND门2的输出，被分别输入到熔断核1的开 关元件Q的栅极。如上所述，程序控制电路20通过与有效程序时钟信号PK同步地依次 移位程序控制传输信号Ai (i = 1到n)来产生程序移位信号Si,并且根据 AND门2的程序数据Di和程序移位信号Si,产生并将程序信号Pi输出到
多个熔断核1中的每个开关元件Q。附图标记Tl是被设置为外部端子的程序时钟端子，其中程序时钟信号PKO被输入到该端子；而附图标记T2是程序时钟使能端子，其中程序时钟 使能信号EC被输入到该端子，并且该端子控制程序时钟信号PKO。程序时 钟控制电路30基于正被输入的程序时钟使能信号EC来控制正被输入的程 序时4中信号PKO ，并且包括NAND门。程序时钟控制电路30在程序执行模式下执行以下控制 -确认程序时钟使能信号EC有效(asserting ),并使程序时钟信号PKO 通过；以及 通过向程序控制电路20提供程序时钟信号PKO作为有效程序信号 PK，激活程序控制电路20。另一方面，在程序非执行模式下，程序时钟控制电路30执行以下控制'使程序时钟使能信号EC无效(negating),并阻止向程序控制电路 20提供程序时钟信号PKO;以及 使有效程序信号PK无效，并使程序控制电路20失效。 在程序非执行模式下，控制程序控制电路20使之失效的原因在于排除 这种可能性，即由于噪声、波动等的影响在程序时钟端子Tl产生脉冲，导 致有效程序时钟信号PK被确认有效，并且因此对熔断元件F不期望地执行 错误的程序。程序时钟控制电路30通过程序时钟使能信号EC控制程序时钟信号 PKO的导通和非导通状态，并在导通状态时将程序时钟信号PK传输到程序 控制电路20,作为有效程序时钟信号PK。以下参考图2阐述图1的第一级移位寄存器SR的具体电路结构。在图 2中，附图标记21和24是传输门，每个传输门都包括并联的PMOS晶体管 和NMOS晶体管，附图标记22和25是反相器，而附图标记23和26是三 态型反相器。传输门21接收程序控制传输信号Ai-l,或来自第(i-l)级的 输出，在其PMOS晶体管的栅极接收有效程序时钟信号PK,并在其NMOS晶体管的栅极接收有效程序时钟信号PK的反相信号NPK。在传输门24中， 控制输入端与传输门21的情况相反。反相器22具有连接到传输门21的输 出端的输入端，和连接到传输门24的输入端的输出端。三态型反相器23在 有效程序信号PK被确认有效时，被设置为导通状态，并反并联连接到反相 器22。反相器25具有连接到传输门24的输出端的输入端，和连接到下一 级移位寄存器SR的输入端的输出端。三态型反相器26在有效程序信号的 反相信号NPK被确认有效时，被设置为导通状态，并反并联连接到反相器 25。反相器25的输出成为程序控制传输信号Ai和程序移位信号Si。以下参照图3A和图3B所示的时序图，阐述如上所述结构的根据本实 施例的电熔断装置XI的操作。(1)程序执行模式下的操作在程序执行模式下，对应于需要执行程序(烧断或增加电阻率)的熔断 元件F的程序数据Di，被设置成"H";而对应于不需要执行程序的熔断元 件F的程序数据Di，被设置成"L;并且每段程序数据都被输入到AND门 2的输入端子之一中。只有当程序时钟使能信号EC为"H"时，程序是可执行的，并且当程 序数据Di为"H"时，程序信号Pi，即AND门2的输出被设置成"H", 从而开关元件Q导通，使得电流流过电熔断元件F。因此对电熔断元件F执 行程序。另一方面，当程序数据Di为"L"时，即使当程序移位信号Si被 设置成"H",那么程序信号Pi,即AND门2的输出也被设置成"L",因 此开关元件Q仍然保持"截止(off)"。结果，没有电流流过电熔断元件F， 因此，不对电熔断元件F执行程序。现在，假定提供有n级电熔断核1。在这种结构中，并且在以交替方式 对第一级到第n级的电熔断核1执行和不执行程序的情况下，(Dl， D2，…， Dn) = (1, 0, ...， l)作为程序数据被输入。然后，程序时钟使能信号EC 被设置为"H"，以激活程序时钟控制电路30,以便来自程序时钟端子Tl 的程序时钟信号PK0将被输入到程序控制电路20，作为有效程序时钟信号 PK。接下来，在程序控制电路20的第一级移位寄存器SR中被设置的程序 控制信号PC，从"L'，(默认)上升至"H，，。选择上升时刻，以便在有效 程序信号PK的上升沿之后有足够的时间建立程序控制信号PC。在第一级移位寄存器SR中，传输门21和24在有效程序时钟信号PK 为"L"的间隔内导通。传输门21的导通使得为"H"的程序控制信号PC 被输入到第一级移位寄存器SR。一旦有效的时钟信号PK从"L"上升到"H", 传输门21就截止。结果，程序控制信号PC( "H")就被反相器22和三态 型反相器23锁存。然后，反相器22的输出变成"L"。另一方面，当传输 门24导通时，二者都为反相器25的输出的程序信号Sl和程序控制传输信 号A1变为"H'，。程序控制信号PC在有效时钟信号PK为"H"的间隔内 下降至"L"。此后，当有效程序时钟信号PK从"H，，下降至"L，，时，传输门21再 次导通，而传输门24截止。作为传输门21导通的结果，为"L"的程序控 制信号PC被输入到第一级移位寄存器SR中。作为传输门24截止的结果， 程序控制信号PC( "L")被反相器25和三态型反相器26锁存。随后，二 者都为反相器25的输出的程序移位信号Sl和程序控制传输信号Al保持在 "H"。在有效信号PK为"L"的间隔内，为"H"的程序控制传输信号 Al被输入到第二级移位寄存器SR。如上所述，针对程序时钟信号PK的周期性时钟操作的每次重复，依次 产生程序移位信号Si (i= 1到n),作为脉冲信号，其具有等于有效程序时 钟信号PK的一个周期的脉冲宽度，并且以相似的方式，依次将程序控制传 输信号Ai (i = 1到n)传输到下一级移位寄存器SR。当程序移位信号Si的脉冲信号被输入到程序控制电路20的AND门2 时，如前所述，程序变为可执行，并且4艮据程序凄t据(Dl， D2,…，Dn) =(1, 0， ...， 1),与有效程序时钟信号PK的上升沿同步地确定AND门 2的输出状态。在图3中，仅在等于脉冲宽度的间隔内，将程序信号P1设 置为"H，，，并且开关元件Q导通，使得对第一级熔断元件执行程序。另一方面，程序信号P2被设置成"L",并且开关元件Q截止，使得不执行第 二级的熔断元件程序。程序信号Pn按照与程序信号Pl相似的方式使第n 级的熔断元件程序执行。(2)程序非执行模式下的操作在程序非执行模式下，程序时钟使能信号EC保持在"L"。结果，有 效程序时钟信号PK，或者程序时钟控制电路30的输出，被固定于"H"。 随后，程序移位信号Si被设置成无效态，并且不执^f于程序。如上所述，在本实施例中，提供有附加的程序时钟控制电路30，而且 来自程序控制时钟端子Tl的程序时钟信号PKO由来自程序时钟端子T2的 程序使能信号EC控制。结果，在程序非执行模式下，逻辑上完全阻止了有 效程序时钟信号PK。本实施例中的电熔断装置XI当与系统LSI —起设置时，即使由于噪声、 波动等的影响在外部端子上产生脉冲，也不会错误地对熔断元件F执行程 序。因此，根据本实施例，提供了高可靠性的电熔断装置。此外，程序时钟控制电路30的部件不局限于NAND门，而是可以使用 其它电路，例如NOR电路，只要它们能控制有效程序时钟信号PK。 (第二实施例)在上迷的第一实施例中，仍然存在以下缺点。在程序非执行模式下，程 序使能信号EC被设置在无效态或"L";不过，仍然有这样的可能性，即 在由噪声、波动等错误地在外部端子Tl和/或T2上产生脉冲的情况下，脉 沖可能作为确认有效的程序使能信号EC被输入到程序时钟控制电路30中。 在这种情况下，可能有这样的偶然性，即在程序非执行模式下错误地对电熔 断元件F执行程序。考虑到这一缺点，实现本发明的第二实施例。图4是示出根据第二实施例的电熔断装置X2的结构的电路图。附带地， 与图1中所使用的元件相同的元件用相同的附图标记表示。在图4中，附图 标记40表示计数器电路，其位于程序时钟使能端子T2与程序时钟控制电路
30的NAND门之间。计数器电路40对程序模式切换方案信号MP的输入脉 冲的数量进行计数，并且当所计的数量达到预设数量时，确认程序使能信号 EC有效并将程序使能信号EC输出到程序时钟控制电路30。本实施例以所 设置的计数器电路40为特征。该结构的其余部分与第一实施例中的相同， 因此省略对它们的描述。图5是示出图4中计数器电路40的结构的电路图的示例。在图5中， 附图标记41是D-触发器，并且有5个串联的D-触发器41。第一级D-触发 器41具有连接到电源的数据输入端，并且下一级的数据输入端连接到前一 级的数据输出端。程序模式切换方案信号MP,即来自程序时钟使能端子T2 的输入，被共同输入到所有D-触发器41的时钟输入端子。以下参照图6所示时序图阐述如上所述结构的电熔断装置X2的操作。 (1 )程序执行模式下的操作在程序执行模式下，程序模式切换方案信号MP输入到程序时钟使能端 子T2。这里，与图5所示的计数器电路40相联系的程序模式切换方案信号 MP假定具有这样的方案，其中，信号在4个时钟后被固定为"H"。当程 序模式切换方案信号MP从程序时钟使能端子T2输入时，计数器电路40输 出程序时钟使能信号EC，其在4个时钟后的上升时刻被确认有效在"H"。 结果，程序时钟控制电路30置于激活状态，使得程序时钟信号PKO从程序 时钟端子T1穿过程序时钟控制电路30。随后，程序时钟信号PKO将被输入 到程序控制电路20的移位寄存器SR中，作为有效程序时钟信号PK。该操 作的其余部分与第 一 实施例中的相同，因此省略对它们的阐述。 (2)程序非执行模式下的操作在程序非执行模式下，没有包括任何预设方案的程序模式切换方案信号 MP被输入到计数器电路40。结果，程序时钟控制电路30保持在失效状态， 并且没有有效程序时钟信号PK发送到程序控制电路20。因此，根本不会对 熔断核l执行程序。结果，在确认程序时钟使能信号EC有效时，可以确实 地排除任何由噪声、波动等引起的影响。因此，可以按照更可靠的方式避免
熔断元件程序被错误地执行。如上所述，根据本实施例，在程序非执行模式下，直到计数器电路40输入来自程序时钟使能端子T2的具有预设方案的程序模式切换方案信号 MP,程序时钟控制电路30保持失效，并逻辑上完全阻止有效程序时钟信号 PK。结果，即使由于噪声、波动等的影响在程序时钟端子Tl和/或程序时钟 使能端子T2上错误地产生脉沖，那么程序时钟使能端子T2上的方案也不 同于程序模式切换方案信号MP，因此，将不会不期望地确认程序时钟使能 信号EC有效。此外，因为在检查时需要许多端子的设置，所以可能根据外 部端子Tl和T2的状态做出不正确的"H"固定或"L"固定的设置，但是， 即使在这种情况下，程序时钟使能信号EC也不会不期望地被确认有效。根 据本实施例，在程序非执行模式下，电熔断元件F的程序不会被错误执行， 因此，能提供更可靠的电熔断装置。此外，计数器电路40不局限于具有多级D-触发器41的结构，而是可 以使用任何具有相似功能的计数器电路。 (第三实施例)在本发明的第三实施例中，在程序非执行模式下，来自多个熔断核l的 末级熔断核1的"H"电平的输出，用作程序时钟使能信号EC。具有移位 寄存器SR的程序控制电路20针对多个熔断核1中的每个依次从第一级开 始执行程序。为此，无论末级熔断核1的程序是否执行，末级熔断核1都保 持不执行，直到程序执行模式结束，同时其输出电平保持为"H"。本实施 例以利用末级熔断核l的"H"电平输出作为程序时钟使能信号EC为特征。图7是示出根据第三实施例的电熔断装置X3的结构的电路图。与图1 中所使用的元件相同的元件用相同的附图标记表示。在图7中，附图标记1， 表示末级熔断核。附图标记30a是包括双输入AND门(不是NAND门)的 程序时钟控制电路。末级熔断核1，的熔断元件F与开关元件Q之间的触点 连接到程序时钟控制电路30a的AND门的一个输入，而该AND门的另一 输入连接到程序时钟端子Tl。该结构的其余部分与第一实施例中的相同，
因此省略对它们的描述。以下参照图8所示的时序图，阐述如上所述结构的根据本实施例的电熔断装置X3的操作。在初始程序执行模式中，末级熔断核l，的电熔断元件F 处于非执行状态，并且末级熔断元件F的输出为"H",其> 皮输入到程序时 钟控制电路30a的AND门中。结果，程序时钟控制电路30a使程序时钟信 号PKO,即来自程序时钟端子Tl的输入通过，并且程序时钟信号PKO被提 供给程序控制电路20，作为有效程序时钟信号PK。结果，该结构按照与第 一实施例相同的方式运行。在对所有熔断核1而不是末级炫断核l，的程序以期望的方式执行之后，对末级熔断核r执行程序。当对末级熔断核r执行程序时，电熔断元件F的输出从"H"变为"L"。作为变化的结果，有效程 序时钟信号PK，或者说是程序时钟控制电路30a的输出固定在"L"。结果， 程序控制电路20失效，因此，禁止任何后续的程序执行。如上所述，根据本实施例，末级电熔断元件F的"H"输出，用作程序 时钟使能信号EC，以使有效程序时钟信号PK在逻辑上完全被阻止，因此， 避免期望的程序执行后由于误操作导致的错误重写。此外，因为消除了对程 序时钟使能端子T2的需要，所以电路结构得到简化，其中在第一实施例的 情况下，需要程序时钟使能端子T2来从外部输入程序时钟使能信号EC。附 带地，本实施例与第一和第二实施例具有相同的效果，并提供可靠性高的电 熔断装置。(第四实施例)图9是示出根据第四实施例的电熔断装置X4的结构的电路图。在图9 中，附图标记T3表示程序控制端子，其用于控制所有多个熔断核1上的程 序执行/非执行，附图标记50表示程序模式控制电路，而附图标记3表示 AND门。在前述的第 一实施例中，控制有效程序时钟信号PK的程序控制电路30, 设置在程序控制电路20之前的级中；不过，在本实施例中，不设置程序控 制电路30,而是程序模式控制电路50设置在程序控制电路20之后的级中。
程序模式控制电路50设置在程序控制电路20与熔断核1组之间。程序模式 控制电路50包括多个AND门3。来自程序控制电路20的AND门2的程序 控制信号Ci ( i = 1到n )以及来自程序控制端子T3的程序使能信号EP，输 入到AND门3。与熔断核1的级的数量(n)相同的AND门被设置。程序模式控制电路50基于程序使能信号EP控制来自程序控制电路20 的程序控制信号Ci的导通和非导通状态。程序模式控制电路50向多个熔断 核1的每个开关元件Q输出导通的程序控制信号Ci，作为程序信号Pi。该 结构的其余部分与图1所示第一实施例中的情况相同，相同的元件用相同的 附图标记表示，因此省略对它们的描述。以下参照图IOA和图IOB所示的时序图，阐述如上所述结构的根据本 实施例的电熔断装置X4的操作。(1) 程序执行模式下的操作当对熔断元件F执行程序时，"H"数据首先输入到程序控制端子T3， 作为程序使能信号EP,并且"H"数据被输入到程序模式控制电路50的AND 门3的输入端子之一。此后，程序数据Di被输入到程序控制电路20的各个 AND门2。随后，有效程序时钟信号PK (程序时钟信号PKO)从程序时钟端子Tl 输入。结果，如同第一实施例中的情况一样，相应于程序数据Di的程序控 制信号Ci依次从程序控制电路20的每个AND门2输出到程序模式控制电 路50。结果，在导通状态，来自程序控制电路50的每个AND门3的相应 于程序数据Di的程序信号Pi依次输出，以施加到每个熔断核1的开关元件 Q上。因此，就对电熔断元件F扭^亍程序。(2) 程序非执行模式下的搡作在程序非执行模式下，程序控制端子T3处的程序使能信号EP首先固 定于"L"，使得程序模式控制电路50的所有AND门3处于非导通状态。 结果，无论输入哪个程序控制信号Ci, AND门3都保持输出固定于"L"的 信号，使得所有的开关元件Q关闭。
根据本实施例，只有在程序控制端子T3处通过程序使能信号EP的控 制，才能控制针对所有熔断核1的程序，因此，在程序非执行模式下，即使 在由于噪声、波动等的影响在程序时钟端子Tl上产生脉冲的情况下，也不 会错误地对电熔断元件F执行程序，于是能提供可靠的电熔断装置。 (第五实施例)本发明的第五实施例是如前所述的图9所示第四实施例的结构与图1所 示第一实施例的结构的混合。图11是示出根据第五实施例的电熔断装置X5 的结构的电路图。附带地，与图1和图9中使用的元件相同的元件用相同的 附图标记表示。在本实施例中，提供有两个错误程序预防元件，即程序时钟 控制电路30和程序模式控制电路50。以下参照图12A和图12B所示的时序图，阐述如上所述结构的根据本 实施例的电熔断装置X5的操作。(1) 程序执行模式下的操作当执行电熔断元件F上的程序时，"H"数据首先输入到程序控制端子 T3,作为程序使能信号EP,并且"H"数据也输入到程序时钟使能端子T2， 作为程序时钟使能信号EC。结果，来自程序时钟端子Tl的程序时钟信号 PKO穿过程序时钟控制电路30。因此，程序时钟信号PKO被提供给程序控 制电路20，作为有效程序时钟信号PK。因为此时程序模式控制电路50的 所有AND门都处于导通状态，所以对熔断核1依次执行程序，如同第一实 施例的情况一样。(2) 程序非执行模式下的操作在程序非执行模式下，如同第四实施例的情况一样，程序控制端子T3处的程序使能信号EP首先固定于"L",使得程序模式控制电路50的所有 AND门3处于非导通状态；并且使来自程序使能端子T2的程序时钟使能信 号EC固定于"L"。结果，无论输入哪个程序控制信号Ci， AND门3都保 持输出固定于"L"的信号，使得开关元件Q关闭。在这种结构中，即使在由于设置错误导致将程序控制端子T3错误地设
置成固定于"H"或程序执行模式的情况下，程序时钟使能端子T2处的程 序时钟使能信号EC都将固定于"L"，以使程序控制电路30失效，从而保 持有效程序时钟信号PK为无效态，因此，不对电熔断元件F执行程序。于是，根据本实施例，程序时钟控制电路30和程序模式控制电路50二 者用作防止程序错误执行的双重系统，因此，在程序非执行模式下，即使在 由于设置错误导致将程序时钟端子Tl和/或程序控制端子T3错误地设置成 程序执行模式的情况下，也不会错误对电熔断元件F执行程序。因此，该结 构进一步提高了对噪声、波动等的可靠性。 (第六实施例)本发明的第五实施例是图11所示第五实施例的结构与图4所示第二实 施例的结构的混合。图13是示出根据第六实施例的电熔断装置X6的结构 的电路图。附带地，与图4和图11中使用的元件相同的元件用相同的附图 标记表示。在本实施例中，提供有三个错误程序执行预防元件，即，程序时 钟控制电路30、计数器电路40和程序才莫式控制电路50。以下参照图14所示时序图阐述如上所述结构的电熔断装置X6的操作。(1) 程序执行模式下的操作当对电熔断元件F执行程序时，"H"数据首先输入到程序控制端子T3 ， 作为程序使能信号EP，并且程序模式切换方案信号MP输入到程序时钟使 能端子T2。结果，按照与第二实施例相似的方式，根据程序数据Di，对每 个熔断核1的电熔断元件F "^U亍程序。(2) 程序非执行模式下的操作在程序非执行模式下，按照与第四实施例相似的方式，程序控制端子T3处的程序使能信号EP首先固定于"L",使得程序模式控制电路50的所 有AND门3处于非导通状态；并且没有包括预设方案的程序模式切换方案 信号MP输入到计数器电路40。结果，无论输入哪个程序控制信号Ci， AND 门3都保持固定于"L",从而使得所有的开关元件Q关闭。在这种结构中，即使在由于设置错误导致将程序控制端子T3错误地固
定于"H"或程序执行模式的情况下，除非具有预设方案的程序模式切换方案信号MP在程序非执行模式下输入到程序时钟使能端子T2，否则计数器 电路40都将程序时钟控制电路30保持在失效状态。因此，逻辑上完全阻止 有效程序时钟信号PK。结果，即使在由于噪声、波动等的影响在程序时钟 端子Tl和程序时钟使能端子T2上产生脉沖的情况下，程序时钟使能端子 T2上的方案也不同于程序模式切换方案信号MP，并且程序使能信号EC不 会不期望地被确认有效。此外，即使在检查过程中根据外部端子Tl和T2 的状态错误做出固定"H" /固定"L"的设置，程序使能信号EC也不会不 期望地被确认有效。如上所述，根据本实施例，程序时钟控制电路30、计数器电路40和程 序模式控制电路50用作防止程序错误执行的三重系统，因此，在程序非执 行模式下，即使将程序时钟端子Tl、程序时钟使能端子T2和/或程序控制 端子T3错误地设置成程序执行模式的情况下，也不错误地对电熔断元件F 执行程序。因此，根据本实施例，进一步提高了对噪声、波动等的可靠性。 (第七实施例)根据本发明的第七实施例是如前所述的图9所示的第四实施例的结构 与图7所示的第三实施例的结构的混合。图15是示出根据第七实施例的电 熔断装置X7的结构的电路图。与图7和图9中使用的元件相同的元件用相 同的附图标记表示。在本实施例中，提供有程序时钟控制电路30a和程序模 式控制电路50，作为错误程序预防元件，并且多个熔断核1的非可编程状 态的末级熔断核l的"H"电平的输出，也用作程序时钟控制电路30a的程 序时钟使能信号EC。以下参照图16所示时序图阐述如上所述结构的电熔断装置X7的操作。 (1)程序执行模式下的操作确认来自程序控制端子T3的程序使能信号EP有效，并且末级熔断核1， 的电熔断元件F的"H"输出被输入到程序时钟控制电路30a中，作为包括 AND门的程序时钟控制电路30a的程序时钟使能信号EC。结果，来自程序
时钟端子Tl的程序时钟信号PKO穿过程序时钟控制电路30a，并且程序时 钟信号PK0被提供给程序控制电路20，作为有效程序时钟信号PK。结果， 与前述其它实施例的情况相同，根据程序数据Di对每个电熔断元件F执行程序。对每个熔断核i而不是末级熔断核r以期望的方式执行程序之后，对末 级核r执行程序。于是，当对末级电熔断元件F执行程序时，电熔断元件F的输出从"H，，变为"L，，。作为末级电熔断元件F输出变化的结果，有效 程序时钟信号PK，即程序时钟控制电路30a的输出被固定于"L"。结果， 程序控制电路20失效，并且禁止程序的后续执行。 (2)程序非执行模式下的操作在程序非执行模式下，来自程序控制端子T3的程序使能信号EP无效， 因此，将程序模式控制电路50的所有AND门3设置在非导通状态。此外， 因为程序时钟使能信号EC固定于"L"，所以程序时钟信号PK无效。结果，即使在程序非执行模式下，由于设置错误导致程序控制端子T3 和程序时钟端子T1都被错误地固定于"H"的情况下，对末级电熔断元件F 执行程序并且末级电熔断元件F的输出固定于"L"之后，程序时钟控制电 路30a仍然保持失效。结果，此后不会对任何熔断核1执行程序。于是，根据本实施例，程序时钟控制电路30a和程序模式控制电路50 二者用作防止程序错误执行的双重系统，因此，在程序非执行模式下，即使 在由于设置错误导致程序时钟端子Tl和/或程序控制端子T3错误地设置成 程序执行模式的情况下，也不对电熔断元件F执行程序。因此，进一步提高 了对噪声、波动等的可靠性。此外，消除了对从外部输入程序时钟使能信号EC的程序时钟使能端子 T2的需要，因此电路结构得到简化。虽然已经详细描述了本发明的优选实施例，但是应该清楚的是，在不违 背本发明的精神和范围的情况下，可以对优选实施例中的元件的组合和排列 进行修改或变化，并且本发明的精神和范围仅由以下的权利要求来限制。
权利要求
1、 一种电熔断装置，包括多个熔断核，每个熔断核均具有电熔断元件和串联连接到该电熔断元件的 开关元件；程序控制电路，其通过与有效程序时钟信号同步地依次移位程序控制传输 信号来产生程序移位信号，并随后基于程序数据和所述程序移位信号产生待提 供给所述多个熔断核的每个开关元件的程序信号；和程序时钟控制电路，其根据程序时钟使能信号来控制程序时钟信号的导通 状态和非导通状态，并当所述程序时钟信号处于导通状态时，将所述程序时钟 信号传输给所述程序控制电路，作为所述有效程序时钟信号。
2、 根据权利要求1所述的电熔断装置，进一步包括计数器电路，其设置在所述程序时钟控制电路的前一级中，对程序模式切 换方案信号的输入脉冲数量进行计数，并当所计数的输入脉沖数量达到一预设 值时，确认所述程序时钟使能信号有效并将所述程序时钟使能信号输出到所述 程序时钟控制电路。
3、 根据权利要求1所述的电熔断装置，其中所述程序时钟控制电路使用末级熔断核的所述电熔断元件的输出，作为所 述程序时钟使能信号。
4、 一种电熔断装置，包括多个熔断核，每个熔断核均具有电熔断元件和串联连接到该电熔断元件的 开关元件；程序控制电路，其通过与有效程序时钟信号同步地依次移位程序控制传输 信号来产生程序移位信号，并随后基于程序数据和所述程序移位信号产生程序 控制信号；和程序模式控制电路，其根据程序时钟使能信号来控制程序控制信号的导通 状态和非导通状态，并当所述程序控制信号处于导通状态时，将所述程序控制信号输出到所述多个熔断核的每个开关元件，作为程序信号。
5、 根据权利要求4所述的电熔断装置，进一步包括程序时钟控制电路，其根据程序时钟使能信号来控制程序时钟信号的导通 状态和非导通状态，并当所述程序时钟信号处于导通状态时，将所述程序时钟 信号传输给所述程序控制电路，作为所述有效程序时钟信号。
6、 根据权利要求5所述的电熔断装置，进一步包括计数器电路，其设置在所述程序时钟控制电路的前一级中，对程序模式切 换方案信号的输入脉沖数量进行计数，并当所计数的输入脉冲数量达到一预设 值时，确认所述程序时钟使能信号有效并将所述程序时钟使能信号输出到所述 程序时钟控制电路。
7、 才艮据权利要求5所述的电熔断装置，其中所述程序时钟控制电路使用末级熔断核的所述电熔断元件的输出，作为所 述程序时钟使能信号。
全文摘要
本发明提供一种电熔断装置，包括多个熔断核，每个熔断核均具有电熔断元件和串联连接到该电熔断元件的开关元件；程序控制电路，其通过与有效程序时钟信号同步地依次移位程序控制传输信号来产生程序移位信号，并随后基于程序数据和所述程序移位信号产生待发送给所述多个熔断核的每个开关元件的程序信号；和程序时钟控制电路，其根据程序时钟使能信号控制程序时钟信号的导通状态和非导通状态，并且当所述程序时钟信号处于导通状态时，将所述程序时钟信号传输给所述程序控制电路，作为有效程序时钟信号。
文档编号G11C17/14GK101123121SQ200710140610
公开日2008年2月13日 申请日期2007年8月9日 优先权日2006年8月9日
发明者县泰宏, 川崎利昭, 西原竜二, 角真一 申请人:松下电器产业株式会社