专利名称：感测放大器电路及其数据感测方法
技术领域：
本发明是有关于一种感测放大器电路，且特别是有关于一种透过拴锁
器(Latch)电路对感测电压与参考电压进行放大操作的感测放大器电路。
背景技术：
随着科技发展日新月异的现今时代中，非易失性(Non-volatile)存储 器，例如是闪存(flash)已广泛地应用在各种电子产品中。传统上，当欲 读取闪存中一存储单元(Memory Cell)中记录的储存数据时，是透过行 译码器(Column Decoder)及列译码器(Row Decoder)来对此存储单元 偏压，使此存储单元产生感测电流。之后透过感测放大器电路(Sense Amplifier)来对此感测电流与参考电流进行比较，并据以判断储存数据的 数值。
随着科技的发展日新月异，在更先进的工艺技术中，闪存的感测电流 的大小是随之降低，使闪存能具有更低的耗电量与更高的存取速度。然而， 较低的感测电流将导致感测放大器电路具有较小的感测边界(Sensing Margin),使得感测放大器电路容易判断得到错误的储存数据数值。因此， 如何发展出可有效地提升感测放大器电路的数据感测正确性的技术为业 界不断致力的方向之一。
发明内容
有鉴于此，本发明的主要目的在于提供一种感测放大器电路(Sense Amplifier)及其数据感测方法，相较于传统感测放大器电路，本发明提出 的感测放大器电路具有数据感测正确性较高的优点。
根据本发明提出一种感测放大器电路，用以感测存储器中存储单元 (Memory Cell)存储的储存数据。感测放大器电路包括感测节点、参考 节点、第一、第二偏压电路、第一、第二传输电路及拴锁器(Latch)电路。第一及第二偏压电路分别用以响应于第一控制讯号将感测节点偏压为第 一电压，及将参考节点偏压为第一电压。第一及第二传输电路分别用以透 过存储单元对感测节点进行放电，及透过参考存储单元对参考电压进行放 电。拴锁器电路对感测电压及参考电压间的电压差值进行放大。
根据本发明提出一种数据感测方法，用以感测存储器中存储单元存储 的储存数据。数据感测方法包括下列的步骤首先响应于第一控制讯号的 致能电平，将感测节点及参考节点偏压为第一电压；接着响应于第二控制 讯号将感测节点及参考节点偏压为第二电压；然后经由存储单元对感测节 点进行放电，及经由参考存储单元对参考节点进行放电；之后，导通拴锁 器电路，以对感测电压及参考电压间的电压差值进行放大。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配 合所附图式，作详细说明如下
图1绘示依照本发明第一实施例的感测放大器电路的电路图。
图2绘示的是图1的感测放大器电路的相关讯号时序图。 图3绘示依照本发明第一实施例的数据感测方法的流程图。 图4绘示依照本发明第二实施例的感测放大器电路的电路图。 图5绘示的是图4的感测放大器电路的相关讯号时序图。 图6绘示依照本发明第二实施例的数据 图7绘示依照本发明第三实施例的感测 图8绘示依照本发明第四实施例的感测
主要元件符号说明
10、 20、 30、 40:感测放大器电路 12a、 12b、 32a、 32b、 18a、 18b:偏压 14a、 14b:传输电路 16、 26:拴锁器电路 16a、 16b:反相器
Tbl、 Tb2、 Tb3、 Tb4、 Ttl、 Tt2、 Tpl
;测方法的流程图。
:大器电路的电路图。
:大器电路的电路图。
Tp2、 Ttl'、 Tt2'
晶'NDs:感测节点 NDr:参考节点 NDp、 NDn:节点 NDil、 NDi2:输入端 Cs、 Cn储存电容 NDol、 NDo2:输出端 SW1、 SW2: 开关电路
具体实施例方式
第一实施例
请参照图1及图2，图1绘示依照本发明第一实施例的感测放大器电 路的电路图，图2绘示的是图1的感测放大器电路的相关讯号时序图。感 测放大器电路10用以根据存储器(未绘示)中存储单元(Memory Cell) (未绘示)提供的存储单元电流(Cell Current) Icell，感测此存储单元中 所存储的储存数据的数值。
感测放大器电路10包括感测节点NDs、参考节点NDr、偏压电路12a、 12b、 18a、 18b、传输电路14a、 14b及拴锁器(Latch)电路16。偏压电 路12a与传输电路14a是电性连接至感测节点NDs，偏压电路12b与传输 电路14b是电性连接至参考节点NDr，拴锁器电路16是电性连接至感测 节点NDs与参考节点NDr。感测节点NDs上的电压为感测电压Vs，参考 节点NDr上的电压为参考电压Vr。举例来说，存储单元存储的储存数据 例如为数值0，此时对应的感测电压Vs的波形如图2所示。
偏压电路12a及12b用以响应于控制讯号Vddpul的致能电平导通， 以分别将感测电压Vs及参考电压Vr偏压为接近电压Vdd，其中电压Vdd 例如为感测放大器电路10的电路高电压，控制讯号Vddpul例如在操作期 间Ta中处于致能电平。
举例来说，偏压电路12a与12b分别包括P型金氧半(P-type Metal Oxide Semiconductor, PMOS)晶体管Tbl及Tb2。 PMOS晶体管Tbl的 源极(Source)接收电压Vdd，漏极(Drain)电性连接至感测节点NDs， 栅极(Gate)接收控制讯号Vddpul。 PMOS晶体管Tb2的源极接收电压Vdd，漏极电性连接至参考节点NDr，栅极接收控制讯号Vddpul。 PMOS 晶体管TM与Tb2用以响应于控制讯号Vddpul的致能电平导通，以分别 将感测电压Vs与参考电压Vr偏压为接近电压Vdd。其中，控制讯号Vddpul 的致能电平例如是讯号低电平。
偏压电路18a及18b用以响应于控制讯号Hvpul的致能电平导通，以 分别将感测电压Vs及参考电压Vr偏压为接近电压HV，其中电压HV例 如为感测放大器电路10产生的高电压，其电平例如高于电压Vdd的电平。 在本实施例中，电压HV及Vdd的电平例如分别为5伏特(Vdt， V)及 2.8V，控制讯号Hvpul例如在操作期间Tb中处于致能电平。举例来说， 控制讯号Hvpul的致能电平为低讯号电平。
举例来说，偏压电路18a与18b分别包括PMOS晶体管Tb3及Tb4。 PMOS晶体管Tb3及Tb4的操作分别相似于PMOS晶体管Tbl及Tb2的 操作，用以响应于控制讯号Hvpul的致能电平导通，以分别将感测电压 Vs与参考电压Vr偏压为接近电压HV。其中，控制讯号Hvpul的致能电
平例如是讯号低电平。
传输电路14a与14b用以分别接收存储单元产生的存储单元电流Icdl 及参考存储单元(未绘示)产生的参考电流Iref，并分别将其提供至感测 节点NDs与参考节点NDr。如此，感测电压Vs透过存储单元电流Icell 进行放电，参考电压Vr是透过参考电流Iref进行放电。
举例来说，传输电路14a与14b例如分别包括N型金氧半(N-type Metal Oxide Semiconductor, NMOS)晶体管Ttl与Tt2。 NMOS晶体管Ttl的源 极接收存储单元电流Icdl，漏极耦接至感测节点NDs，栅极接收控制讯号 Vblr。 NMOS晶体管Tt2的源极耦接至参考存储单元(未绘示)以接收其 提供的参考电流Iref，漏极耦接至参考节点NDr，栅极接收控制讯号Vblr。 NMOS晶体管Ttl与Tt2用以响应于控制讯号Vblr的致能电平导通，以分 别提供存储单元电流Icell对感测电压Vs进行放电，及提供参考电流Iref 对参考电压Vr进行放电。
较佳地，在NMOS晶体管Ttl提供存储单元电流Icell对感测电压Vs 进行放电及NMOS晶体管Tt2提供参考电流Iref对参考电压进行放电的操 作期间Tc中，NMOS晶体管Ttl及Tt2是被持续地偏压在晶体管的饱和操作区(Saturation Region)。如此，NMOS晶体管TU是被偏压来提供稳 定三存储单元电流Icell，以对感测电压Vs进行放电。NMOS晶体管Tt2 是被偏压来提供稳定三参考电流Iref，以对参考电压Vr进行放电。
更详细的说，在一较佳作法中，是在操作期间Tc中使NMOS晶体管 Ttl与Tt2操作于饱和操作区。如此，电压HV是需根据上述条件来进行 设计，使得感测电压Vs与参考电压Vr分别实质上大于电压Vcell及Vrcell 。
在本实施例中，在操作期间Tc中，电压Vcell与Vrcell实质上接近 2.1V,感测电压Vs是透过存储单元电流Icell自接近5V放电至接近3.5V， 参考电压Vr是透过参考电流Iref自接近5V放电至接近3V。这样一来， 在操作期间Tc中，晶体管Ttl与Tt2可被偏压在饱和操作区。
拴锁器电路16用以响应于控制讯号latch及latchb的致能电平导通， 以对经由存储单元电流Icell放电后的感测电压Vs及经由参考电流Iref放 电后的参考电压Vr间的电压差值进行放大操作。本实施例的控制讯号latch 及latchb例如在操作期间Td中处于致能电平。
举例来说，拴锁器电路16包括晶体管Tpl、 Tp2、反相器(Inverter) 16a及16b。反相器16a具有输入端NDil、输出端NDol及两个电源输入 端(未绘示)。反相器16a的输入端NDil及输出端NDol分别耦接至感测 节点NDs及参考节点NDr，其两个电源输入端分别耦接至节点NDp及 NDn。反相器16b具有输入端NDi2、输出端NDo2及两个电源输入端(未 绘示)。反相器16b的输入端NDi2及输出端NDo2分别耦接至参考节点 NDr及感测节点NDs，其两个电源输入端分别耦接至节点NDp及NDn。
晶体管Tpl例如为PMOS晶体管，其源极接收电压Vdd，漏极耦接至 该节点NDp，栅极接收控制讯号latchb。晶体管Tpl用以响应于控制讯号 latchb的致能电平导通，以提供电压Vdd至节点NDp。晶体管Tp2例如为 NMOS晶体管，其的源极接收电压Vss，漏极耦接至节点NDn，栅极接收 控制讯号latch。晶体管Tp2用以响应于控制讯号latch的致能电平导通， 以提供电压Vss至节点NDn。
在本实施例中，控制讯号latch及latchb例如互相为反相讯号，控制 讯号latch及latchb的致能电平例如分别为讯号高电平及讯号低电平。如 此，晶体管Tpl及Tp2例如在控制讯号latchb及latch同时处于致能电平的操作期间Td中导通，以分别响应于控制讯号ktchb及latch提供电压 Vdd至节点NDp及提供电压Vss至节点NDn。如此，拴锁器电路16中的 反相器16a及16b是在操作期间Td中形成电路回路，使得拴锁器电路16 被致能，以对感测电压Vs及参考电压Vr间的电压差值进行放大操作。
本实施例的感测放大器电路10更具有储存电容Cs及Cr，储存电容 Cs及Cr的一端分别耦接至感测节点NDs及参考节点NDr，另一端是接收 电压Vss，其中电压Vss例如为接地电压。储存电容Vs及Cr用以暂存感 测电压Vs及参考电压Vr。在本实施例中，感测放大器电路10也可省略 储存电容Cs及Cr的设置，而直接透过感测节点NDs上看到的等效寄生 电容及参考节点NDr上看到的等效寄生电容来暂存感测电压Vs及参考电 压Vr。
在本实施例中虽仅以拴锁器电路16包括晶体管Tpl及Tp2，用以分 别响应于控制讯号latohb及latch导通，以分别提供电压Vdd及Vss至反 相器16a及16b，以致能拴锁器电路16的情形为例作说明，然，本实施例 的拴锁器电路16并不局限于同时包括晶体管Tpl及Tp2来致能拴锁器电 路16。举例来说，本实施例的拴锁器电路16也可省略晶体管Tpl及Tp2 其中之一，以仅透过控制讯号latchb及latch其中之一来致能拴锁器电路 16。
在本实施例中虽仅以当此存储单元存储的数据为数值O的情形为例作 说明，然，此存储单元存储的数据也可为数值1。当此存储单元存储的数 据为数值1时，感测电压电压Vs的波形如图2中的曲线Vs'所示。
请参照图3，其绘示依照本发明第一实施例的数据感测方法的流程图。 本实施例的数据感测方法用以感测一存储单元存储的一储存数据。数据感 测方法包括下列的步骤。首先，如步骤(a)，在操作期间Ta中，偏压电 路12a及12b响应于控制讯号Vddpul的致能电平，分别将感测节点NDs 上的感测电压Vs偏压为电压Vdd，及将参考节点NDr上的参考电压Vr 偏压为电压Vdd。接着，如步骤(b)，在操作期间Tb中，偏压电路18a 及18b响应于控制讯号Hvpul的致能电平，分别将感测电压Vs偏压为电 压HV，及将参考电压Vr偏压为电压HV。
然后，如步骤(c)，在操作期间Tc中，传输电路14a提供存储单元电流Icell对感测电压Vs进行放电，而传输电路14b提供参考电流Iref对 参考电压Vr进行放电。之后如步骤(d)，在操作期间Td中，拴锁器电路 16响应于控制讯号latchb及latch的致能电平导通，以透过拴锁器电路16 对感测电压Vs及参考电压Vr间的电压差值进行放大。
在本实施例提出的数据感测方法的步骤(d)中，虽仅以拴锁器电路 16响应于控制讯号latchb及latch的致能电平导通的情形为例作说明，然， 在本实施例的步骤(d)中，拴锁器电路16也可透过对其的电路作简易的 修改，使得拴锁器电路16仅需响应于控制讯号latchb及latch其中之一来 进行操作。
本实施例的感测放大器电路是透过拴锁器电路来对感测电压与参考 电压间的电压差值进行放大操作。如此，使得本实施例的感测放大器电路 的感测边界(SensingMargin)较大。这样一来，即使感测电流的大小与传 统感测放大器具有相近的大小，本实施例的感测放大器电路仍具有数据感 测正确性较高的优点。
另外，本实施例的感测放大器电路是透过两个偏压电路将感测电压与 参考电压偏压至电平实质上高于电路高电压的电压。如此，将使得分别用 以提供感测电流对感测电压进行放电与用以提供参考电流对参考电压进 行放电的晶体管可有效地被偏压在饱和操作区，使得感测电流与参考电流 的电流大小实质上为稳定。这样一来，本实施例的感测放大器电路可避免 参考电压与感测电压的电平因感测电流与参考电流的大小不稳定而发生 偏差及根据电平偏差的参考电压与感测电压侦测到错误之储存数据的数 值的问题。
第二实施例
请参照图4及图5，图4绘示依照本发明第二实施例的感测放大器电 路的电路图，图5绘示的是图4的感测放大器电路的相关讯号时序图。本 实施例的感测放大器电路20与第一实施例的感测放大器电路10不同之处 在于感测节点NDs与拴锁器电路26的输入端NDil之间及参考节点NDr 与拴锁器电路26的输入端NDi2之间分别透过开关电路SWl及SW2相连 接。透过开关电路SW1及SW2的切换，可使感测节点NDs上的感测电压
iiVs与参考节点NDr上的参考电压Vr与拴锁器电路26进行放大处理的电 压电性隔离。
开关电路SWl跨接于节点NDs与NDil之间，开关电路SW2跨接于 节点NDr与NDi2之间。开关电路SWl及SW2用以响应于致能的控制讯 号CI导通，以分别将感测电压Vs提供至节点NDil及将参考电压Vr提 供至节点NDi2。在本实施例中，开关电路SW1及SW2例如为PM0S晶 体管，控制讯号CI例如在操作期间Tc中的操作期间Tc'处于致能电平(即 是低讯号电平)。如此，操作期间Tc之后的操作期间Td中，拴锁器电路 26可对感测电压Vs及参考电压Vr间的电压差值进行放大操作。
请参照图6，其绘示依照本发明第二实施例的数据感测方法的流程图。 本实施例的感测方法与第一实施例的感测方法不同之处在于其于步骤(c) 与(d)之间更包括步骤(e)，开关电路SW1及SW2响应于控制讯号C1 的致能电平，提供感测节点NDs上的感测电压Vs及参考节点NDr上的参 考电压Vr至拴锁器电路26。
第三实施例
请参照图7，其绘示依照本发明第三实施例的感测放大器电路的电路 图。本实施例的感测放大器电路30与第一实施例的感测放大器电路10不 同之处在于其是省略分别用以将感测电压Vs及参考电压Vr提升至电压 HV的偏压电路18a及18b，而仅透过分别用以将感测电压Vs及参考电压 Vr提升至电压Vdd'的偏压电路32a及32b来分别对感测电压Vs及参考电 压Vr进行电压设定操作。
在本实施例中，电压Vdd'的电平较佳地可在操作期间Tc中使晶体管 Ttl'与Tt2'偏压在饱和操作区。如此，即便省略偏压电路18a及18b的设置， 本实施例的感测放大器电路30仍可将晶体管Ttl'及Tt2'持续地偏压在饱和 操作区，使得存储单元电流Icell及参考电流Iref也为实质上稳定。
第四实施例
请参照图8，其绘示依照本发明第四实施例的感测放大器电路的电路 图。本实施例的本实施例的感测放大器电路40与第三实施例的感测放大器电路30不同之处在于其感测节点NDs与拴锁器电路46的节点NDil之 间及参考节点NDr与拴锁器电路46的节点NDi2之间分别透过开关电路 SW1及SW2相连接。透过开关电路SW1及SW2的切换，可使感测节点 NDs上的感测电压Vs与参考节点NDr上的参考电压Vr与拴锁器电路46 进行放大处理的电压电性隔离。
如此，与第一实施例相似的，前述的第二、第三及第四实施例相似的 也具有使得本实施例的感测放大器电路的感测边界较大、数据感测正确性 较高、可使感测电流与参考电流的电流大小实质上为稳定及可避免因感测 电流与参考电流的大小不稳定而发生储存数据的数值侦测错误的优点。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限 定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精 神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权 利要求所界定的范围为准。
权利要求
1、一种感测放大器电路，用以感测一存储器中的一存储单元存储的一储存数据，其特征在于，该感测放大器电路包括一感测节点；一参考节点；一第一偏压电路，用以响应于一第一控制讯号将该感测节点偏压为一第一电压；一第二偏压电路，用以响应于该第一控制讯号将该参考节点偏压为该第一电压；一第一传输电路，用以透过该存储单元对该感测节点进行放电；一第二传输电路，用以提供一参考存储单元产生的一参考电流对该参考节点进行放电；以及一拴锁器电路，用以对该感测节点及该参考节点间的电压差值进行放大。
2、 根据权利要求1所述的感测放大器电路，其特征在于，该感测放 大器电路更包括一第三偏压电路，用以响应于一第三控制讯号将该感测节点偏压为一 第二电压；及一第四偏压电路，用以响应于该第三控制讯号将该参考节点偏压为该 第二电压。
3、 根据权利要求2所述的感测放大器电路，其特征在于，该第一、 该第二及该第三控制讯号分别于一第一期间、 一第二期间及一第三期间处 于致能电平，该第三期间介于该第一及该第二期间之间；其中，该第一、该第二及该第三期间彼此是不重叠的。
4、 根据权利要求2所述的感测放大器电路，其特征在于，该第一及 该第二传输电路分别包括一第一晶体管，第一源极/漏极耦接至该感测节点，第二源极/漏极用 以接收该存储单元电流，栅极用以接收一致能讯号；及一第二晶体管，第一源极/漏极耦接至该参考节点，第二源极/漏极用以接收该参考电流，栅极用以接收该致能讯号；其中，该第二电压用以将该第一及该第二晶体管偏压在饱和操作区。
5、 根据权利要求1所述的感测放大器电路，其特征在于，该感测放大器电路更包括一第一开关电路，第一端耦接至该感测节点，第二端耦接至该拴锁器 电路的一第一输入端，该第一开关电路用以响应于一第四控制讯号的致能 电平导通，以将该感测节点上的一感测电压提供至该拴锁器电路；及一第二开关电路，第一端耦接至该参考节点，第二端耦接至该拴锁器 电路的一第二输入端，该第二开关电路用以响应于该第四控制讯号的致能 电平导通，以将该参考节点上的一参考电压提供至该拴锁器电路。
6、 根据权利要求5所述的感测放大器电路，其特征在于，该第一、 该第二、该第三及该第四控制讯号分别于一第一期间、 一第二期间、 一第 三期间及一第四期间处于致能电平，该第四期间是发生于该第一期间之 后；其中，该第一、该第二、该第三及该第四期间彼此是不重叠的。
7、 根据权利要求1所述的感测放大器电路，其特征在于，该感测放 大器电路更包括一第一电容， 一端耦接至该感测节点，另一端接收一第三电压；及 一第二电容， 一端耦接至该参考节点，另一端接收该第三电压。
8、 根据权利要求1所述的感测放大器电路，其特征在于，该拴锁器 电路包括一第一反相器，具有一第一输入端、 一第一输出端及一第一电源输入 端，该第一输入端及该第一输出端分别耦接至该感测节点及该参考节点；一第二反相器，具有一第二输入端、 一第二输出端及一第二电源输入 端，该第二输入端及该第二输出端分别耦接至该参考节点及该感测节点； 及一第一晶体管，第一输入端接收一第四电压，第二输入端耦接至该第 一及该第二电源输入端，该第一晶体管用以响应于一第五控制讯号导通， 以提供该第四电压致能该第一及该第二反相器。
9、 根据权利要求8所述的感测放大器电路，其特征在于，该第一及该第二反相器更分别具有一第三电源输入端及一第四电源输入端，该拴锁 器电路更包括一第二晶体管，第一输入端接收一第五电压，第二输入端耦接至该第 三及该第四电源输入端，该第二晶体管用以响应于一第六控制讯号导通， 以提供该第五电压致能该第一及该第二反相器。
10、 一种数据感测方法，用以感测一存储器中一存储单元存储的一储 存数据，其特征在于，该数据感测方法包括响应于一第一控制讯号将一感测节点及一参考节点偏压为一第一电压；透过该存储单元对该感测节点进行放电，并透过一参考存储单元对该 参考节点进行放电；以及导通一拴锁器电路对该感测节点及该参考节点间的电压差值进行放大。
11、 根据权利要求10所述的数据感测方法，其特征在于，该方法更 包括提供该感测节点上的一感测电压及该参考节点上的一参考电压至该 拴锁器电路。
12、 根据权利要求10所述的数据感测方法，其特征在于，该方法更 包括响应于一第二控制讯号的致能电平，将该感测节点及该参考节点偏压 为一第二电压。
全文摘要
本发明公开了一种感测放大器电路及其数据感测方法，该数据感测方法，用以感测存储单元存储的储存数据。数据感测方法包括首先响应于第一控制讯号的致能电平，将感测节点及参考节点偏压为第一电压；接着响应于第二控制讯号将感测节点及参考节点偏压为第二电压；然后经由存储单元对感测节点进行放电，并经由参考存储单元对参考节点进行放电；之后，导通拴锁器电路以透过拴锁器电路对感测电压及参考电压间的电压差值进行放大。
文档编号G11C7/06GK101593547SQ20081021349
公开日2009年12月2日 申请日期2008年9月8日 优先权日2008年5月28日
发明者施义德, 洪俊雄, 陈重光 申请人:旺宏电子股份有限公司