操作非易失性存储装置的方法

专利名称：操作非易失性存储装置的方法
技术领域：
示例实施例可涉及一种半导体装置，更具体地说，涉及一种操作三维非 易失性存储装置的方法。
背景技术：
目前的半导体产品可变得越来越小型化，并且也可需要以更快的速度操 作。因此，具有优异性能的高集成非易失性存储装置可满足作为半导体产品 的需要。三维非易失性存储装置可被用于替代传统的平面型非易失性存储装 置。三维非易失性存储装置的沟道区可比传统的平面型非易失性存储装置的 沟道区更大，因此三维非易失性存储装置可以以更高的速度操作。
然而，源区和漏区仍然会占据三维非易失性存储装置的大部分。NAND 型非易失性存储装置可使用连续排列结构以获得较高的集成度。然而，NAND 型非易失性存储装置的集成度的提高会由于仍然会占据NAND型非易失性存 储装置的大部分的源区和漏区而受到限制。
此外，与传统的平面型非易失性存储装置相比，三维非易失性存储装置 可具有不同的电场分布。因此，将操作传统的平面型非易失性存储装置的方 法应用到三维非易失性存储装置会降低三维非易失性存储装置的操作可靠性 和效率。

发明内容
示例实施例可提供一种操作三维非易失性存储装置的方法，该方法提高 了三维非易失性存储装置的可靠性和性能。
示例实施例可提供一种操作非易失性存储装置的方法，该方法包括以下 步骤通过将电荷注入到块的多个存储单元的电荷存储层中来重置非易失性 存储装置；通过去除注入到多个存储单元中选择的一个或多个存储单元的电 荷存储层的至少 一些电荷来设置非易失性存储装置。
重置非易失性存储装置的步骤可包括向多个存储单元的控制栅电极施加负重置电压，以及向多个存储单元的主体施加正重置电压。
设置非易失性存储装置的步骤可包括向一个或多个选择的存储单元的控
制栅电极施加正设置电压。
设置和重置非易失性存储装置的步骤还可包括使电荷在电荷存储层和可
结合到电荷存储层的控制栅电极之间隧穿。
示例实施例可提供一种操作非易失性存储装置的方法，该非易失性存储
装置包括半导体基底；多个控制栅电极，可凹陷到半导体基底中；多个隧 穿绝缘层，可设置在多个电荷存储层和半导体基底之间；成对的相邻的隧穿 绝缘层，可彼此接触并可将半导体基底分为第一区域和第二区域；多个阻挡 绝缘层，可设置在多个电荷存储层和多个控制栅电极之间。该方法包括以下 步骤通过将电荷注入到多个电荷存储层来重置非易失性存储装置；通过去 除注入到从多个电荷存储层中选择的一个或多个电荷存储层中的至少一些电 荷来设置非易失性存储装置。


通过参照附图详细描述示例实施例，示例实施例的上述和其他特征和优 点将变得更加清楚。附图是意图描述示例实施例的，而不应解释为限制权利 要求书期望保护的范围。除非特别指出，否则附图不应理解为按比例绘制的。 图1是示出根据示例实施例的操作非易失性存储装置的方法的流程图。 图2是用于解释根据示例实施例的操作单级单元(SLC)的方法的曲线图。 图3是用于解释根据示例实施例的操作多级单元(MLC)的方法的曲线图。
图4是示出根据示例实施例的操作非易失性存储装置的方法中的重置操 作的非易失性存储装置的电路图。
图5是示出根据示例实施例的操作非易失性存储装置的方法中的重置操 作的非易失性存储装置的电路图。
图6是示出根据示例实施例的操作非易失性存储装置的方法中的设置操 作的非易失性存储装置的电路图。
图7是示出根据示例实施例的操作非易失性存储装置的方法的非易失性 存储装置的俯视图。
图8是图7中示出的非易失性存储装置的局部透视图。图9是示出根据示例实施例的设置图7和图8中示出的非易失性存储装
置的操作中的电场分布的曲线图。
具体实施例方式
这里详细地公开了示例实施例。然而，这里详细公开的特定结构和功能 仅仅表示描述示例实施例的目的。然而，示例实施例可以以多种替代形式实 施，并且不应理解为只限于在此阐述的实施例。
因此，虽然示例实施例能够进行不同的修改和替代形式，但是实施例本 身以附图中的示例的方式来示出，并将在此详细描述。然而，应该理解的是， 没有意图将示例实施例限制为所公开的具体形式，而且相反，示例实施例将 覆盖落入示例实施例范围中的所有的修改、等同物和替代物。描述附图时， 相同的标号始终表示相同的元件。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件， 但是这些元件不应该受这些术语的限制。这些术语仅是用来将一个元件与另 一个元件区分开来。例如，在不脱离示例实施例的范围的情况下，第一元件 可以被命名为第二元件，并且相似地，第二元件可以被命名为第一元件。如 在这里使用的，术语"和/或"包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是，当元件被称作"连接到"或"结合到"另一元件时，该 元件可以直接连接或直接结合到另一元件，或者可以存在中间元件。相反， 当元件被称作"直接连接到"或"直接结合到"另一元件时，不存在中间元 件。应该以相似的方法解释用于描述元件之间的关系的其他词语(例》口 ， "在...之间"和"直接在...之间"，"相邻"和"直接相邻，，等)。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制示例实施 例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括 复数形式。还应理解的是，当在这里使用术语"包含"和/或"包括"时，说 明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加 一个或多个其它特征、整体、步骤、操作、元件、組件和/或它们的组。
还应注意的是，在一些替代实施方式中，所提到的功能/动作可以与附图 中提到的顺序不同的顺序出现。例如，根据所包含的功能/动作，两幅连续示 出的附图实际上可以基本同时地执行，或者有时可以按照相反的顺序执行。根据示例实施例，非易失性存储装置可具有三维结构。例如，根据示例 实施例的非易失性存储装置可具有在半导体基底中的凹陷的控制栅电极。这 些非易失性存储装置可以被分为凹陷型或沟槽型非易失性存储装置。然而， 示例实施例可以应用到其他类型的存储装置。
图1是示出根据示例实施例的操作非易失性存储装置的方法的流程图。
根据示例实施例，块可包括在NAND结构中的多个存储单元。
参照图1,重置操作S10可包括将电荷注入到块的多个存储单元的电荷 存储层中。重置操作S10可被用于初始化存储单元，并且可与一般的可通过 将电荷从电荷存储层去除来执行的重置操作不同。根据示例实施例，在重置 操作S10中，即使电荷被注入到电荷存储层，数据也被重置(或擦除)。
设置操作S20可包括去除注入到可从重置的存储单元中选择的一个或多 个存储单元的电荷存储层中的至少一些电荷。在设置操作S20中，数据状态 可被存储在存储单元中。设置操作S20可与一般的可通过将电荷注入到电荷 存储层中来执行的设置操作不同。根据示例实施例，即使注入到电荷存储层 中的电荷被去除，数据也可被编程。
因此，与一般的操作非易失性存储装置的方法相比，重置操作S10和设 置操作S20可以以相反的方式操作。与一般的操作非易失性存储装置的方法 相比，在示例实施例中的数据编程和数据擦除可以以相反的方式来操作。
如随后将要描述的，本实施例的操作方法可用于阻挡绝缘层可以优选地 是隧穿绝缘层的隧穿条件。根据一般操作方法，电荷可通过隧穿在沟道和电 荷存储层之间迁移，然而在根据示例实施例的操作方法中，电荷可通过隧穿 在电荷存储层和控制栅电极之间迁移。
图2是示出根据示例实施例的操作单级单元(SLC)的方法的曲线图。参照 图2,在根据示例实施例的操作SLC的方法中， 一位数据状态可表示为(O)和 (1)。较高数据状态(l)的阔值电压Vth可比较低数据状态(O)的阈值电压高。根 据图1中示出的重置操作SIO,存储单元可具有具备高阈值电压Vth的较高数 据状态(l)。根据图1中示出的设置操作S20,存储单元可从较高数据状态(l) 转换为较低数据状态(O)。
因此，重置操作S10和设置操作S20可被用来操作SLC。
图3是示出根据示例实施例的操作多级单元(MLC)的方法的曲线图。参 照图3，在根据示例实施例的操作MLC的方法中，两位数据状态可表示为(0,0)、 (0,1)、 (l，O)和(l,l)。可以按照最高数据状态(l，l)、次高数据状态(l,O)、 次低数据状态(0，1)和最低数据状态(0，0)的顺序来降低阈值电压vth。
根据图1中示出的重置操作SIO，存储单元可具有拥有最高阈值电压vth 的最高数据状态(l,l)。根据图1中示出的设置操作S20,存储单元可从最高 数据状态(l,l)转换为次高数据状态(l，O)或次低数据状态(O,l)。同时，如果重 复设置操作S20，则次低数据状态(O，l)可被转换为最低数据状态(O，O)。
因此，可通过将重置操作S10和设置操作S20执行一次或多次来操作 MLC。在根据示例实施例的操作MLC的方法中，可通过控制在设置操作S20 中从电荷存储层去除的电荷的量来产生多个数据状态。
现在将参照图4至图6来描述操作具有NAND结构块50的非易失性存 储装置的方法。
块50可包括多个NAND型存储单元MC, MC可结合到多条位线BLl 、 BL2和BL3以及多条字线WL00 WL31 。存储单元MC可具有NMOS结构。 下面，可将操作条件应用到NMOS结构存储单元MC。
字线WL00 WL31可设置在串选择线SSL和地选择线GSL之间。串选 择晶体管ST的端部可连接到位线BL1、 BL2和BL3。地选择晶体管GT的端 部可连接到共源线CSL。位线BL1、 BL2和BL3以及字线WL00 WL31的数 量可以根据块50的尺寸合适地选择。
图4是用于解释根据示例实施例的操作非易失性存储装置的方法中的重 置操作的非易失性存储装置的电路图。参照图4,可将正重置电压V,施加 到存储单元MC的主体(body)。可将OV电压施加到字线WL00 WL31。可将 位线BL1、 BL2和BL3以及串选择线SSL和地选4奪线GSL浮置。可合适地 选择重置电压Vpgm以允许电荷的隧穿。
因此，电荷可以从可结合到字线WL00 WL31的控制栅电极迁移到电荷 存储层，使得块50的存储单元MC可以同时被重置。
图5是示出根据示例实施例的操作非易失性存储装置的方法中的重置操 作的非易失性存储装置的电路图。参照图5，可将OV施加到存储单元MC的 主体。可将负重置电压-Vpgm施加到字线WL00 WL31。可将位线BL1、 BL2 和BL3以及串选4奪线SSL和地选4奪线GSL浮置。
因此，电荷可从可结合到字线WL00 WL31的控制栅电极迁移到电荷存 储层，使得块50的存储单元MC可以同时被重置。图6是示出根据示例实施例的搡作非易失性存储装置的方法中的设置操
作的非易失性存储装置的电路图。参照图6，可执行对选择的存储单元MCI
进行设置的操作。可将正设置电压Vers施加到可结合到选择的存储单元MCI
的字线WLOl。可将正通过电压(pass voltage)Vp鹏施加到其他字线WL00和 WL02 WL31。可将OV电压施加到可结合到选"f奪的存储单元MCI的位线 BL2。可将沟道升压电压Vec施加到其他位线BLl和BL3。可将可与沟道升 压电压Vcc相同的电压Vcc施加到串选择线SSL。可将OV电压施加到地选择 线GSL。
可合适地选择设置电压Vers以允许电荷的隧穿。可合适地选择通过电压 Vpass以导通存储单元MC。可合适地选择沟道升压电压Vcc以增加存储单元 MC的主体电势。
因此，可去除存储在选择的存储单元MC1的电荷存储层中的电荷，而可
BL3的存储单元MC可不被设置，其中，将沟道升压电压Vce施加到位线BLl 和BL3。
设置和设置防止操作可与一般的编程和编程防止操作很相似。然而，在 一般的编程操作中，电荷可被注入；而在根据示例实施例的设置操作中，电 荷可被去除。相似地，在一般的编程防止操作中，电荷可不被注入；而在根 据示例实施例的设置防止操作中，电荷可不被去除。
因此，虽然根据示例实施例的设置操作和一般的编程和擦除操作在客观 上可不相同，但是根据示例实施例的设置操作可以按照与一般的编程和擦除 操作相似的方式来执行。
图7是示出了根据示例实施例的非易失性存储装置100的操作方法的非 易失性存储装置100的俯视图。图8是图7中示出的非易失性存储装置100 的局部透视图。
参照图7和图8，半导体基底105可包括体半导体晶片(例如，硅晶片、 锗晶片或硅锗晶片)。半导体基底105还可包括在体半导体晶片上的半导体外延层。
多个控制栅电极160可凹陷(例如，沉入)到半导体基底105中。控制栅 电极160可由诸如多晶硅、金属或金属硅化物形成。控制栅电极160可以是 圆柱形的形状，因此可以对称地产生径向电场。然而，由于随着栅电极160和半导体基底105之间的距离r增加，电流 密度会减小，所以会降低径向电场。控制栅电极160的半径越小，径向电场 的减d、就越大。这种径向电场的变化可与平面型非易失性存储装置的恒定电' 场相7十比。
控制栅电极160也可具有椭圓柱或棱柱的形状。在这种情况下，径向电 场可不恒定。
多个电荷存储层140可设置在控制栅电极160的侧壁和半导体基底105 之间。电荷存储层140可以是诸如电荷捕获型层或浮置节点型层之一。多个 隧穿绝缘层130可设置在半导体基底105和电荷存储层140之间。多个阻挡 绝缘层150可设置在电荷存储层140和控制栅电极160之间。
隧穿绝缘层130、电荷存储层140和阻挡绝缘层150可围绕控制栅电极 160的侧壁形成。更具体地说，阻挡绝缘层150可围绕控制栅电极160，电荷 存储层140可围绕阻挡绝缘层150，隧穿绝缘层130可围绕电荷存储层140。 因此，隧穿绝缘层130、电荷存储层140和阻挡绝缘层150可具有空心管形 状。
一对隧穿绝缘层130可彼此接触。因此，半导体基底105可被分为隧穿 绝缘层130上方的上区域和隧穿绝缘层130下方的下区域。上区域和下区域 可分别被称为第一区域和第二区域。然而，根据示例实施例，上区域和下区 域可具有互换的名称。
第一沟道区110a和第二沟道区110b可不限于半导体基底105的在隧穿 绝缘层130下方的两个区域，并且可被隧穿绝缘层130分开。例如，第一沟 道区110a可被限制到半导体基底105的下区域(第一区域)，第二沟道区110b 可被限制到半导体基底105的上区域(第二区域)。
可选地，埋入绝缘层120可设置在控制栅电极160的底部和半导体基底 105之间，埋入绝缘层120的厚度可比隧穿绝缘层130和阻挡绝缘层150的 厚度厚，使得沟道可不形成在半导体基底105的底部上。因此，第一沟道区 110a和第二沟道区110b不会通过半导体基底105的底部彼此连接。
隧穿绝缘层130可彼此连接，从而第一沟道区110a可连续地彼此连接， 并且第二沟道区110b可连续地彼此连接。因此，第一沟道区110a可在没有 源区和漏区的情况下连续地;波此连接，并且可允"^午第一电流I1流动。相似地， 第二沟道区110b可在没有源区和漏区的情况下连续地^波此连接，并且可允许第二电流I2流动。
由于控制栅电极160可具有径向电场，所以第一沟道区110a和第二沟道 区110b可在没有源区和漏区的情况下各自连接。因此，非易失性存储装置 100可具有可省略源区和漏区的NAND结构，从而与传统的NAND结构相比， 所述NAND结构的面积可大大降低，因此非易失性存储装置IOO可以高度集
成
第一沟道区110a和第二沟道区110b可连接到位线。控制栅电极160可 作为共字线。可通过控制位线和字线来利用使电荷穿过阻挡绝缘层150的隧 穿，来执行对非易失性存储装置100的操作。使电荷穿过阻挡绝缘层150的 隧穿可与使电荷穿过隧穿绝缘层130的隧穿相对比。
由于非易失性存储装置IOO的结构和电场分布，所以可选择使电荷穿过 阻挡绝缘层150的隧穿而不是使电荷穿过隧穿绝缘层130的隧穿。隧穿绝缘 层130在非易失性存储装置100中占用的部分可大于阻挡绝缘层150在非易 失性存储装置100中占用的部分。如果将电压施加到控制栅电极160,则由 于径向电场会随着栅电极160和半导体基底105之间的距离r的增加而降低， 所以与隧穿绝缘层130相比，阻挡绝缘层150可产生更强的电场。该电场分 布可与平面型非易失性存储装置的电场分布相反，其中，平面型非易失性存 储装置关于相同的材料具有恒定的电场。
电荷存储层140可具有环形形状，然而电荷存储层140的接触第一沟道 区110a和第二沟道区110b的部分可以是局部电荷存储层。电荷存储层140 可以是电荷捕获型层。因此，非易失性存储装置IOO可以以SLC操作模式处 理2位数据。
可参照图4至图6来描述非易失性存储装置100的重置和设置操作。例 如，可通过向控制栅电极160施加负重置电压或向半导体基底105施加正重 置电压，使得电荷可注入到电荷存储层140中，从而将非易失性存储装置100重置。
可通过向一个或多个选择的控制栅电极160施加正设置电压来设置非易 失性存储装置100。此外，可将0V施加到第一沟道区110a和第二沟道区110b 中的一个，并将沟道升压电压施加到另一个。因此，电荷可沿将OV施加到 第一沟道区110a和第二沟道区110b中的一个的方向从电荷存储层140中去 除(设置操作)。因此，沿将沟道升压电压施加到第一沟道区110a和第二沟道区110b中的另一个的方向，可保持电荷存储层140的电荷(防止设置操作)。
图9是示出设置图7和图8中示出的非易失性存储装置100的操作中的 电场分布的曲线图。该曲线图示出了在下面的条件下的仿真结果。在本示例 中，第一区域A是阻挡绝缘层150，第二区域B是电荷存储层140,第三区 域C是隧穿绝缘层130。在本示例中，阻挡绝缘层150是介电常数为大约3.9 的氧化硅层，电荷存储层140是氮化硅层，隧穿绝缘层130是介电常数为大 约3.9的氧化硅层，并将正电压施加到控制栅电极160。
参照图9，阻挡绝缘层150的电场E可比隧穿绝缘层130的电场E强。 通常，电荷的隧穿需要大约8 10MV/cm的电场E。然而，隧穿绝缘层130的 电场E可为大约4MV/cm,从而电荷不能隧穿通过隧穿绝缘层130。结果， 难以通过隧穿绝缘层130来执行设置非易失性存储装置100的操作。
然而，阻挡绝缘层150的电场E可为大约6 9 MV/cm, 乂人而使电荷穿过 阻挡绝缘层150的隧穿是可能的。可以将低至7V和8V的电压施加到控制栅 电极160。因此，非易失性存储装置100可以在比传统的平面型非易失性存 储装置需要的15 20V的范围低很多的电压下操作。
根据操作非易失性存储装置100的方法，通过利用穿过阻挡绝缘层150 的隧穿，可以在低电压下设置和重置非易失性存储装置100。穿过隧穿绝缘 层130的反向隧穿几乎是不可能的，因此可提高设置和重置操作的可靠性。
根据示例实施例的操作非易失性存储装置100的方法可应用到与非易失 性存储装置100不同的包括具有源区和漏区的凹陷型结构的非易失性存储装 置。当阻挡绝缘层的电场可比隧穿绝缘层的电场强时，可以应用根据示例实 施例的操作非易失性存储装置100的方法。
在根据示例实施例的操作非易失性存储装置的方法中，在低电压下通过 阻挡绝缘层的隧穿使得执行重置和设置操作成为可能。具体地说，由于电荷 注入到电荷存储层中可以使重置操作能够执行，所以在一般平面型结构中使 用的有用操作可以应用于操作根据示例实施例的非易失性存储装置，从而提 高三维非易失性存储装置的操作可靠性。
已经如上描述了示例实施例，显然本发明可以以多种方式变化。这些变 化不应被认为是脱离示例实施例期望的精神和范围，对本领域技术人员是显 然的所有修改都意图包括在权利要求书的范围中。
权利要求
1、一种操作非易失性存储装置的方法，该方法包括以下步骤通过将电荷注入到非易失性存储装置的一个或多个层中来重置非易失性存储装置；通过从非易失性存储装置的一个或多个层中去除电荷的至少一部分来设置非易失性存储装置。
2、 如权利要求l所述的方法，其中，通过将电荷注入到多个存储单元的电荷存储层中来重置非易失性存储装置；通过从多个存储单元中选择的 一个或多个存储单元的电荷存储层中去除 至少 一 些电荷来设置非易失性存储装置。
3、 如权利要求2所述的方法，其中，重置非易失性存储装置的步骤包括 向所述多个存储单元的控制栅电极施加负重置电压。
4、 如权利要求2所述的方法，其中，重置非易失性存储装置的步骤还包 括向所述多个存储单元的主体施加正重置电压。
5、 如权利要求2所述的方法，其中，设置非易失性存储装置的步骤包括 向选择的一个或多个存储单元的控制栅电极施加正设置电压。
6、 如权利要求2所述的方法，其中，在NAND结构中，所述多个存储 单元结合到多条位线和多条字线。
7、 如权利要求6所述的方法，其中，设置非易失性存储装置的步骤还包 括向从多条位线中选择的一条或多条位线施加0V电压，并向多条位线中除 了选择的一条或多条位线之外的位线施加沟道升压电压，其中，选择的一条 或多条位线结合到选择的一个或多个存储单元。
8、 如权利要求6所述的方法，其中，设置非易失性存储装置的步骤还包 括向从多条字线中选择的 一条或多条字线施加设置电压，并向多条字线中除 了选择的一条或多条字线之外的字线施加通过电压，其中，选择的一条或多 条字线结合到选择的 一个或多个存储单元。
9、 如权利要求2所述的方法，其中，设置非易失性存储装置的步骤还包 括控制从选择的一个或多个存储单元的电荷存储层去除的电荷的量，并产生 多个数据状态。
10、 如权利要求2所述的方法，其中，设置和重置非易失性存储装置的 步骤还包括使电荷在电荷存储层和结合到电荷存储层的控制栅电极之间隧
11、 如权利要求l所述的方法，其中，所述非易失性存储装置包括 半导体基底；多个控制栅电极，凹陷到半导体基底中；多个隧穿绝缘层，设置在多个电荷存储层和半导体基底之间，成对的相 邻的隧穿绝缘层彼此接触并将半导体基底分为第 一 区域和第二区域； 多个阻挡绝缘层，设置在多个电荷存储层和多个控制栅电极之间； 其中，通过将电荷注入到多个电荷存储层中来重置非易失性存储装置， 通过从多个电荷存储层中选择的 一个或多个电荷存储层中去除至少 一些 电荷来设置非易失性存储装置。
12、 如权利要求11所述的方法，其中，重置非易失性存储装置的步骤包 括利用使电荷穿过多个阻挡绝缘层的隧穿。
13、 如权利要求12所述的方法，其中，重置非易失性存储装置的步骤包 括向多个控制栅电极施加负重置电压。
14、 如权利要求12所述的方法，其中，重置非易失性存储装置的步骤还 包括向半导体基底施加正重置电压。
15、 如权利要求11所述的方法，其中，设置非易失性存储装置的步骤包 括利用使电荷穿过从多个阻挡绝缘层中选择的 一个或多个阻挡绝缘层的隧 穿，选择的阻挡绝缘层设置在选择的一个或多个电荷存储层上。
16、 如权利要求15所述的方法，其中，设置非易失性存储装置的步骤还 包括向从多个控制栅电极中选择的一个或多个控制栅电极施加正设置电压， 选择的控制栅电极设置在选择的一个或多个电荷存储层上。
17、 如权利要求16所述的方法，其中，设置非易失性存储装置的步骤还 包括向多个控制栅电极中除了选择的控制栅电极之外的控制栅电极施加通过 电压。
18、 如权利要求11所述的方法，其中，电荷存储层是电荷捕获层。
19、 如权利要求18所述的方法，其中，设置非易失性存储装置的步骤还 包括向结合到第一区域的位线施加0V电压并且向结合到第二区域的位线施加沟道升压电压。
20、如权利要求18所述的方法，其中，设置非易失性存储装置的步骤还 包括向结合到第二区域的位线施加0V电压并且向结合到第一区域的位线施 加沟道升压电压。
全文摘要
本发明提供一种操作三维非易失性存储装置的方法，该方法可提高三维非易失性存储装置的可靠性和效率。操作非易失性存储装置的方法可包括通过将电荷注入到块的多个存储单元的电荷存储层中来重置非易失性存储装置；通过去除注入到多个存储单元中选择的一个或多个存储单元的电荷存储层中的至少一些电荷来设置非易失性存储装置。
文档编号G11C16/06GK101419839SQ20081021335
公开日2009年4月29日 申请日期2008年8月27日 优先权日2007年10月24日
发明者朴允童, 李承勋, 金元柱, 金锡必, 陈暎究 申请人:三星电子株式会社