非易失性存储装置以及非易失性数据记录介质的制作方法

专利名称：非易失性存储装置以及非易失性数据记录介质的制作方法
技术领域：
本发明涉及使用通过施加电脉冲而电阻值可逆地变化的材料存储数据的非易失性存储装置以及非易失性数据记录介质。
背景技术：
近年来，伴随着电子设备的数字技术的发展，为了保存音乐、图像、信息等的数据，对于大容量且非易失性的存储装置的要求逐渐增高。作为用于应对这样的要求的一种方法，因被施加的电脉冲而电阻值变化、并继续保持此状态的电阻变化层作为存储元件的非易失性存
储装置(以下，称为ReRAM)被关注。这是因为，其具有作为存储元件的结构比较简单且高密度化容易、易取得与以往的半导体工艺的整合性等特征。在这样的ReRAM中，即使将由电阻变化层构成的存储元件微细化也能够使稳定的电阻值的变化再现性良好地产生的材料和其驱动方法被要求确立，研究开发活跃地进行着。
在专利文献1中，记载着在第一电极和第二电极之间设置钙钛矿型氧化物，形成可变电阻元件，通过在第一电极和第二电极之间施加一定极性的电压脉冲，使在第一电极和第二电极间的电阻发生变化，进一步，相对于因施加电压脉冲而产生的积累脉冲施加时间的增加，电阻值的变化率由正向负变化。图12表示在专利文献1中公开的电阻变化材料的电阻值与施加的电压脉冲的积累时间的关系。
另外，在非专利文献l中，公开有关于使用Ti02的电阻变化型元件，由双极电阻开关恒久地切换为单极电阻开关的方法。
专利文献1:日本特开2006-19444号公报
非专利文献1: Schroeder H. and Jeong, D. S.， 2007, Resistiveswitching in a Pt/Ti02/Pt this film stack - a candidate for a non-volatileReRAM, Microelectronic Engineering, vol. 84， pp. 1982-1985
在所述的以往的ReRAM的结构中，存在电阻值的保持时间(保持特性)短的问题(最高100小时左右)。为了改善此保持特性，存在
7向可变电阻元件暂时写入与"0"、 "1"相对应的数据后，进行用于使写入状态完整的追加写入的方法，但存在若进行这样的二阶段写入，则写入速度变慢的问题。

发明内容
本发明是用于解决所述问题的发明，其目的是提供能够使数据写入速度快，数据的保存时间长的非易失性存储装置以及非易失性数据记录介质。
如非专利文献所述，若切换为单极电阻开关，则有数据的保持特性变长的可能性。但是，在非专利文献1的结构中，若切换为单极电阻开关，则不能再次回到双极电阻开关，不能进行再次的高速动作。
为了达成此目的，本发明的非易失性存储装置，将使用了动作速度快的相反极性的脉冲的写入动作和使用了保持特性好的同极性的脉冲的写入动作并用，通过其切换动作，使高速动作和长时间保持成为可能。
"用使用动作速度快的相反极性的脉冲的写入"意为，对于一种
非易失性存储元件(ReRAM元件)的写入(双极写入)，其中，用于将在高电阻状态的元件变化为低电阻状态而被施加的电脉冲(低电阻化脉冲)的极性，与用于将在低电阻状态的元件变化为高电阻状态而被施加的电脉冲(高电阻化脉冲)的极性为不同状态(双极状态)。
在双极写入中将被施加的低电阻化脉冲以及高电阻化脉冲，分别称为双极低电阻脉冲以及双极高电阻化脉冲。将在双极状态的非易失性存储元件的高电阻状态以及低电阻状态，分别称为双极高电阻状态以及双极低电阻状态。
"用使用保持特性好的同极性的脉冲的写入"意为，对低电阻化脉冲的极性和高电阻化脉冲的极性为相同状态(单极状态)的非易失性存储元件的写入(单极写入)。
在单极写入中，将被施加的低电阻化脉冲以及高电阻化脉冲，分别称为单极低电阻脉冲以及单极高电阻化脉冲。将在单极状态的非易失性存储元件的高电阻状态以及低电阻状态，分别称为单极高电阻状态以及单极低电阻状态。
8本发明者们，为了达到所述目的，进行多次全力讨论的结果发现 对在双极高电阻状态中的非易失性存储元件，施加第三电脉冲(在实 施例中，在与双极高电阻化脉冲的关系中，同极性且电压更大，脉冲 宽度更长的电脉冲)，进一步施加与第三电脉冲相同极性的第四电脉冲 (在实施例中，极性与第三电脉冲相同，但电压绝对值以及脉冲宽度 与双极高电阻化脉冲以及双极低电阻化脉冲相同的电脉冲)，由此，能 够将元件由双极高电阻状态变化到单极高电阻状态。通过这样的结构， 能够将非易失性存储元件由双极状态变化为单极状态。单极高电阻状 态的非易失性存储元件，由于电阻值的保持良好(能够经过更长时间 地维持高电阻值)，有利于长时间的数据保存。另外，关于低电阻状态 的元件，无论是双极低电阻状态还是单极低电阻状态，电阻值的保持 都良好。
进一步本发明者们发现了对于单极高电阻状态的非易失性存储 元件，施加与第三电脉冲极性不同的第五电脉冲(在实施例中，极性 与第三电脉冲不同，但电压的绝对值以及脉冲的宽度与第三电脉冲相 同的电脉冲)，能够将元件由单极高电阻状态变化为双极低电阻状态。 通过这样的结构，能够将非易失性存储元件由单极状态变化为双极状 态。双极状态的非易失性存储元件，由于写入脉冲的脉冲宽度短，对 于高速写入有利。另外，元件由单极高电阻状态变为双极低电阻状态 之后，通过施加双极高电阻化脉冲，元件向双极高电阻状态变化。
可以将非易失性存储元件(ReRAM元件)由单极状态变化为双极
状态，至今未知，是本发明者们首次发现的。
这样，作为将非易失性存储元件的状态在双极状态和单极状态间 任意切换的机理，可以考虑以下的内容。
艮口，对于双极状态的非易失性存储元件，解析电阻值的结果，明
确了电阻状态的变化是在施加双极高电阻化脉冲时的正电极侧(施 加双极低电阻化脉冲时的负电极侧)的电极-电阻变化层界面的极薄区 域中产生。进行喇曼散射解析的结果知道在该电极界面的电阻变化层 侧，形成有y-Fe203层。这样的结果，在Odagawa A. et al., 2007， Electroforming and resistance-switching mechanism in a magnetite thin film, Applied Physics Letters vol.91， 133503等中被公开。由以上的结果，在双极状态下的非易失性存储单元的电阻状态变
化的机理被推测为在电极界面产生的在Fe304 ，By-Fe203之间的氧化还 原反应。若对电子流向电极的极性(电流从电极流向电阻变化层的极 性)施加电脉冲，电极界面附近的电阻变化层被氧化，电阻值上升(高 电阻化)。若施加相反极性的电脉冲，则电极界面附近的电阻变化层被 还原，电阻值下降(低电阻化)。
另一方面，本发明者们，关于非易失性存储元件，讨论了电阻值 的温度依存性。图13表示在双极状态以及单极状态的电阻变化型元件 的电阻值的温度依存性。用于实验的是，使用白金(Pt)作为上部电极 以及下部电极的材料，使用Fe203/Fe304作为电阻变化材料的电阻变化 型元件(电极面积0.25pm2，电阻变化层的厚度100nm，电阻变化 层形成方法喷溅)。如图13所示，在双极状态的元件中，无论是高 电阻状态还是低电阻状态，伴随着温度的上升，电阻值减少。即，显 示了类似半导体的特性。在单极状态的元件中，在高电阻状态下，显 示了同样的半导体类似特性；在低电阻状态下，伴随着温度的上升， 电阻值增加。也就是说，明白了单极低电阻状态的元件，显示类似 金属的特性。
由以上的结果推测，在单极状态的非易失性存储元件的电阻状态 变化的机理在于，在电极间生成灯丝通路(7一，^乂卜A7)。该灯 丝通路，通过施加电压，被切断或接续，由此产生电阻值的开关。
然后，若对于双极高电阻状态的元件，施加与双极高电阻化脉冲 同极性的电压(优选，更长时间地施加绝对值更大的电压，例如，施 加单极低电阻化脉冲)，则电阻值高的，Fe203层变厚，最终，通过软击 穿，形成灯丝通路。由此，元件变化到单极低电阻状态。进一步，施 加同极性的电压(例如，施加双极高电阻化脉冲或者单极高电阻化脉 冲)，由此，元件变化向单极高电阻状态。这是"第二写入"(单极切 换)。
另外，若对单极高电阻状态的元件，施加与双极低电阻化脉冲同 极性的电压(优选，更长时间地施加绝对值更大的电压，例如，施加 与双极低电阻化脉冲相反极性且电压的绝对值以及脉冲宽度相等的脉
10冲)，贝(^-Fe203层被还原变薄，Fe304增加，变化向双极低电阻状态。 这是"写入切换"(双极切换)。
艮口，为了解决所述问题，本发明的非易失性存储装置，是具有具 有双极状态和单极状态、通过施加电脉冲而电阻变化的非易失性存储 元件的非易失性存储装置，其具备进行第二写入的第二写入电路和写 入切换电路。其中第二写入为向双极高电阻状态的非易失性存储元 件，依次施加同样极性的二个电脉冲，由此使非易失性存储元件变化 向单极高电阻状态；写入切换电路为向单极高电阻状态的非易失性 存储元件，施加与所述二个电脉冲相反极性的写入切换脉冲，由此使 非易失性存储元件变化向双极低电阻状态。
在这样的结构中，在同样的非易失性存储装置中，通过双极写入 进行高速动作，并且能够通过单极写入，长时间地保持高电阻状态。 所以，能够提供可以使数据的写入速度变快，数据的保持时间变长的 非易失性存储装置以及非易失性数据记录介质。
艮口，为了解决所述问题，本发明的非易失性存储装置，具有通过 施加电脉冲而电阻变化的非易失性存储元件的非易失性存储装置，其 特征为
具有进行第一写入的第一写入电路、进行第二写入的第二写入电 路、写入切换电路、控制装置。
其中，第一写入通过向所述非易失性存储元件施加第一电脉冲， 所述非易失性存储元件的电阻值从第一电阻值变化为第二电阻值，通 过向所述非易失性元件施加与所述第一电脉冲相反极性的第二电脉 冲，所述非易失性存储元件的电阻值从所述第二电阻值变化为第一电 阻值；
第二写入通过向所述非易失性存储元件施加第三电脉冲，所述 非易失性存储元件的电阻值从第三电阻值变化为第四电阻值，通过向 所述非易失性元件施加与所述第三电脉冲同极性的第四电脉冲，所述 非易失性存储元件的电阻值从所述第四电阻值变化为第五电阻值；
写入切换电路产生写入切换脉冲，以使所述非易失性存储元件 由第五电阻值向第一电阻值变化；
控制装置进行选择所述第一写入电路、所述第二写入电路和所述写入切换电路的任何一个的控制，
通过使用所述控制装置选择的电路，对所述非易失性存储元件进 行所述第一写入或者所述第二写入。
所述写入切换电路，进行根据所述第一写入电路的写入之前，施 加具有与所述第四电脉冲相反极性的第五电脉冲之后，进行根据所述 第一写入电路的写入。
这样的结构，使非易失性存储装置的高速动作和长时间保持成为 可能。
在所述非易失性存储装置中，优选第一电脉冲与第三电脉冲同极性。
另外，在所述结构中，所述第一电脉冲是与所述第四电脉冲具有 同样电压的电脉冲，通过设置相同的脉冲宽度，能够减少脉冲种类， 使削减电路面积、装置结构的简略化成为可能。
在所述非易失性存储装置中，优选第三电脉冲的电压的绝对值比 所述第四电脉冲的电压的绝对值大。另外，第三电脉冲的脉冲宽度， 设定为第四电脉冲的脉冲宽度以上，由此不挥发存储装置的保持特性 变长。
所述第三电阻值，其特征为其与所述第二电阻值相同。
所述第一电阻值是第一低电阻值，所述第二电阻值是比所述第一 低电阻值的电阻值高的第一高电阻值，
所述第三电阻值是所述第一高电阻值，所述第四电阻值是比所述 第一低电阻值的电阻值低的第二低电阻值，
所述第五电阻值是比所述第一高电阻值的电阻值高的第二高电阻值。
另外，本发明的非易失性存储装置，所述控制装置具备第一控制 装置和第二控制装置，其特征为
所述第一控制装置，进行所述不挥发存储元件的读出，该非易失 性存储元件进行恶劣根据所述第一写入电路的写入，在检出所述第一 电阻值的时候，进行根据所述第二写入电路的写入，
所述第二控制装置，进行所述不挥发存储元件的读出，该非易失 性存储元件进行了根据所述第二写入电路的写入，在检出所述第三电阻值的时候，进行根据所述第一写入电路的写入。
在这样的结构中，基于读出的值，能够容易地判定写入方式。 在所述非易失性存储装置中，所述写入切换电路，若在进行根据 第一写入电路的写入动作之前，施加具有与第四电脉冲相反极性的第 五电脉冲之后，进行根据第一写入电路的写入动作，则由第二写入动 作切换为第一写入动作成为可能。
在这样的结构中，作为高速且长时间保持的非易失性数据记录介 质，能够实现电阻变化型数据记录介质。
所述的非易失性存储装置，其特征为包括存储单元列阵，其 由具备所述非易失性存储元件的存储单元构成，具有多个包含多个所 述存储单元的存储单元区域；标志用非易失性存储元件， 一个存储单 元区域对应一个，具备暂时写入标志区域，该暂时写入标志区域，在 属于所述存储单元区域的非易失性存储元件上有基于第一写入电路的 第一写入时，对应的标志用非易失性存储元件上写入有所述第一写入 状态；在属于所述存储单元区域的非易失性存储元件上有基于第二写 入电路的第二写入时，对应的标志用非易失性存储元件上写入有所述 第二写入状态。
非易失性数据记录介质，其特征为包括所述的非易失性存储装 置和第四控制装置，所述第四控制装置，根据暂时写入标志区域的值， 判定各个所述存储单元区域是否是包含基于第二写入电路的写入未结 束的所述非易失性存储元件的基于所述第二写入电路的写入对象存储 单元区域，对属于基于所述第二写入电路的写入对象存储单元区域的 非易失性存储元件进行基于第二写入电路的写入。
在这样的结构中，基于暂时写入标志区域的值，能够容易地对各 个存储单元区域判定根据第二写入电路的写入动作未结束的存储单元 是否存在。因此，，对于其存储单元区域能够容易地判定是否需要根据 第二写入电路的写入。
在所述非易失性存储装置中，具备控制写入电路切换的切换顺序 控制电路，切换第一写入电路和第二写入电路。该切换顺序控制电路， 在从外部装置输入的控制信号显示非易失性存储装置未被选择的时 候，进行控制以实行根据第二写入电路的写入。在这样的结构中，从外部装置的数据输入停止的时候，自律地进 行根据第二写入电路的写入。因此，由外部控制装置的控制变得简便， 用户(制造使用非易失性存储装置的系统的厂家等)的便利性提高。
另外，本发明的非易失性数据记录介质，具备非易失性存储装置 和第五控制装置，第五控制装置是所述外部装置。
在这样的结构中，在从外部装置的数据输入停止的时候，自律地 进行根据第二写入电路的写入。因此，由外部控制装置的控制变得简 便，得到能够以简略的结构，实行根据第二写入电路的写入的数据记 录介质。
在所述非易失性存储装置中，切换顺序控制装置也可以构成为， 在电源关闭时，为了进行根据第二写入电路的写入动作而控制写入切 换电路。
在这样的结构中，在电源断开(OFF)的时刻，对于记录全部数据
的存储单元，根据第二写入电路的写入变为结束状态，使在电源断开
(OFF)中，数据也可以确实地被保存。
在所述非易失性存储装置中，切换顺序控制装置也可以构成为， 在电源启动时，为了进行根据第一写入电路的写入而控制写入切换装置。
在这样的结构中，在电源接通(ON)的时刻，切换为能够进行根 据高速动作的第一写入电路的写入，通常动作时，由于不进行切换动 作，所以因切换动作不会实质地影响系统全体的表现。
在所述非易失性存储装置中，具有在实施根据第二写入电路的写 入的情况下，用于禁止从外部装置输入写入数据的第二写入实施中标 志信号的输出功能。
在这样的结构中，在进行根据第二写入电路的写入时，由于外部 的控制装置等能够容易地判别其意思，所以能够防止误操作。
另外，本发明的非易失性存储装置的动作方法是，具有含有双极 状态和单极状态且通过施加电脉冲而电阻变化的非易失性存储元件的 非易失性存储装置的动作方法，其具有实施第二写入的第二写入步骤 和实施写入切换的写入切换步骤。其中，第二写入步骤，向双极高电 阻状态中的非易失性存储元件，依次施加极性相同的二个电脉冲，由此使非易失性存储元件向单极高电阻状态变化；写入切换，向单极高 电阻状态中的非易失性存储元件，施加与所述二个电脉冲相反极性的 写入切换脉冲，由此使非易失性存储元件向单极低电阻状态变化。
在这样的构成中，在同样的非易失性存储装置中，通过双极写入 进行高速动作，并且通过单极写入，长时间地保持高电阻状态是可能 的。因此，能够提供可能使数据写入速度快，数据保持时间长的非易 失性存储装置以及非易失性数据记录介质。
参照附图，从以下使用的实施方式的详细说明中可以了解本发明 的所述目的、其他目的、特征以及优点。


图1是表示本发明的第一实施方式的非易失性存储装置的概略结 构的框图。
图2是表示本发明的第一实施方式的非易失性数据记录介质系统 的概略结构的框图。
图3是表示本发明的第一实施方式的存储单元列阵的概略构成的 等价电路图。
图4是进行对于本发明的第一实施方式的存储单元的数据写入以 及读出的电路的概略结构图。
图5是表示向在图3中表示的电阻变化型元件中施加电脉冲时的 电阻值的变化的图表。
图6 (a)是表示只有第一写入动作的在85 中的保持特性(保持) (retention)的图表，图6 (b)是表示第一写入动作之后，实施第一写 入动作后的第二写入动作之后的在85 中的保持特性(保持)的图表。
图7是表示本发明的第一实施方式的第一写入动作的概略的流程图。
图8是表示本发明的第一实施方式的第二写入动作的概略的流程图。
图9是表示本发明的第一实施方式的由第二写入到第一写入的切 换动作的概略的流程图。
图IO是表示本发明的第二实施方式的非易失性存储装置的概略结构的框图。
图11是表示本发明的第三实施方式的非易失性存储装置的概略结 构的框图。
图12是表示在以往的ReRAM中，电阻变化材料的电阻值和被施 加的电压脉冲的累积时间的关系的图表。
图13是表示双极状态以及单极状态的电阻变化型元件的电阻值的 温度依存性的图。
图14是表示将本发明的第一实施方式的电阻变化型元件，由双极 状态变换到单极状态，之后再次变换到双极状态的情况下，脉冲的电 压以及脉冲的宽度与电阻变化型元件的电阻值的关系的图。
符号说明
100非易失性存储装置 102控制电路
104输入数据锁存器(入力f 一夕^、7千)
106第一写入用脉冲生成电路
107由第二写入到第一写入的切换用脉冲生成电路
108第二写入用脉冲生成电路
110写入用脉冲切换电路
111写入装置
112写入电路
114行解码器
116 —次写入标志区域
118存储单元列阵
120读出放大器
122输出数据锁存器
130 位线
132源极线
134 字线
136选择晶体管
138电阻变化型元件
139存储单元140电压施加电路
142电压施加电路
144NMOS晶体管
146比较器
148基准电阻
160非易失性数据记录介质系统
170非易失性数据记录介质
180控制装置
190系统
192易失型存储装置
200非易失性存储装置
202控制电路
224第二写入顺序控制电路
300非易失性存储装置
302控制电路
324功率顺序控制电路
具体实施例方式
以下，对于本发明的实施方式，参照附图进行说明。此外，有对 于同样的结构要素附加同样的符号，省略说明的情况。 (第一实施方式) (装置构成)
图1是表示本发明的第一实施方式的非易失性存储装置的概略结 构的框图。以下，参照图l，对本实施方式的非易失性存储装置的结构 以及动作的概略进行说明。
如图1所示，本实施方式的非易失性存储装置100 (非易失性存储 装置)，具备控制电路102，输入数据锁存器104、第一写入用脉冲 生成电路106、第二写入用脉冲生成电路108、由第二写入到第一写入 的切换用脉冲生成电路107、写入用脉冲切换电路110、写入电路112、 行解码器114、 一次写入标志区域116、存储单元列阵118、读出放大 器120、输出数据锁存器122。控制电路102，从在外部的控制装置180 (后面叙述)，通过引线 (匕°>0等接受指令(芯片选择CS、外部控制信号CTL、地址AD、 写入脉冲WP)，将其解码，输出内部控制信号(地址、写入模式、时 间信号等)，控制非易失性存储装置100的各部。另外，控制电路102 可以不一定为1个，例如，也可以通过按照控制电路的各功能进行功 能特定的多个控制电路进行分散控制。
输入数据锁存器104，接受从控制电路102来的内部控制信号以及 从控制装置180 (后面叙述)经由数据输入端子DIN被输入的输入信 号，锁存数据，将该输入数据信号，在规定时间，作为写入数据信号， 向写入电路112输出。
第一写入用脉冲生成电路106 (第一写入装置)，从控制电路102 中接受内部控制信号，在该内部控制信号表示第一写入模式的情况下， 输出第一写入用脉冲(电压脉冲)，在其以外的情况下，停止输出以节 约消耗电力。
第二写入用脉冲生成电路108 (第二写入装置)，从控制电路102 中接受内部控制信号，在该内部控制信号表示第二写入模式的情况下， 输出第二写入用脉冲(电压脉冲)，在其以外的情况下，停止输出以节 约消耗电力。
由第二写入向第一写入的切换用脉冲生成电路107，从控制电路 102中接受内部控制信号，在该内部控制信号表示第二写入模式的情况 下，输出由第二写入向第一写入切换用脉冲(电压脉冲)，在其以外的 情况下，停止输出以节约消耗电力。
写入用脉冲切换电路110 (写入切换装置)，将各个脉冲生成电路 的输出端子电连接，以接受第一写入用脉冲生成电路106、第二写入用 脉冲生成电路108、由第二写入向第一写入的切换用脉冲生成电路107 的输出。写入用脉冲切换电路IIO，从控制电路102接受内部控制信号， 在该内部控制信号表示第一写入模式的情况下，选择第一写入用脉冲 生成电路106的输出，输出给写入电路112;在该内部控制信号表示第 二写入模式的情况下，选择第二写入用脉冲生成电路108的输出，输 出给写入电路112;在该内部控制信号表示 第二写入向第一写入的切换模式的情况下，选择由第二写入向第一写入的切换用脉冲生成电路
107的输出，输出给写入电路112。
在本实施方式中，写入装置111包括第一写入用脉冲生成电路
106、第二写入用脉冲生成电路108、由第二写入到第一写入的切换用 脉冲生成电路107、写入用脉冲切换电路IIO。
存储单元列阵118具备相互垂直的多个位线和多个字线，在位线 和字线的交点位置上，具有由晶体管和电阻变化型元件构成的存储单 元。该电阻变化型元件，因被施加的电压脉冲，电阻状态变化很大。 非易失性存储装置IOO，利用该电阻状态的迁移，存储数据。此外，关 于存储单元列阵118的详细结构在后面叙述。
暂时写入标志区域116，具有与存储单元阵列118相同的结构，与 存储单元列阵118共有字线。在暂时写入标志区域116中， 一个存储 单元列阵118的区段(存储单元区域)具备一个存储单元(标志用电 阻变化型元件)。本实施方式中的区段是总括一条或多条存储单元列阵 118的字线的单位。g卩，连接一条字线的单元属于同一区段。
行解码器114接续在存储单元列阵118的各字线上。行解码器114 接受从控制电路102来的内部控制信号，在规定时间，选择与应进行 写入或者读出的存储单元列阵118以及暂时写入标志区域116的地址 相对应的字线，使其变为有源状态。
读出放大器120，基于从控制电路102接受的内部控制信号，检测 (读出)并增幅从存储单元列阵118来的数据信号(位线数据)，在规 定的时间，向输出数据锁存器122输出此读出的数据信号(读出数据 信号)。
输出数据锁存器122，基于从控制电路102接受的内部控制信号以 及从读出放大120接受的读出数据信号，锁存数据，在规定的时间， 切换输出地，通过数据输出端子DOUT，向控制装置180 (后面叙述) 或者写入电路112输出读出数据信号。S卩，该内部控制信号表示数据 读出模式的情况下，向数据输出端子DOUT输出作为输出数据信号的 读出数据信号；该内部控制信号表示数据第一写入模式、第二写入模 式以及由第二写入模式向第一写入模式的切换模式情况下，向写入电 路112输出作为写入数据信号的读出数据信号。写入电路112接续在存储单元列阵118的各位线上。写入电路112， 接受从控制电路102来的内部控制信号，在规定的时间，向存储单元 进行写入。S卩，在该内部控制信号显示第一写入模式的情况下，基于 包含在从输入数据锁存器104接受的写入数据信号以及该内部控制信 号中的地址信息，选择对应的位线，施加从写入用脉冲切换电路110 中输入的第一写入用脉冲，向存储单元列阵118的规定地址中写入数 据。同时，在与进行了数据写入的地址的区段相对应的暂时写入标志 区域116的存储单元中，写入"0"。
另外，在该内部控制信号表示第二写入模式的情况下，基于从输 出数据锁存器122中接受的写入数据信号来判断，数据是"1"(高电 阻、第一电阻值)的时候，基于包含于该内部控制信号的地址信息， 选择对应的位线，施加从写入用脉冲切换电路110中输入的第二写入 用脉冲，向存储单元列阵118中进行数据的第二写入动作。关于包含 于该区段的存储单元，若第二写入结束，则向与该区段相对应的暂时 写入标志区域116中写入"1"。
另外，在该内部控制信号表示由第二写入向第一写入的切换模式 情况下，基于从输出数据锁存器122中接受的写入数据信号来判断， 数据是"1"(高电阻、第三电阻值)的时候，基于包含于该内部控制 信号的地址信息，选择对应的位线，施加从写入用脉冲切换电路110 中输入的由第二写入向第一写入的切换用脉冲，数据在存储单元列阵 118中由第二写入向第一写入切换。关于包含于该区段的存储单元，若 第二写入结束，则在与该区段相对应的暂时写入标志区域116中写入 "0"。写入电路112，以能够向多个存储单元同时施加电压脉冲的方式 构成。
图2是表示本发明的第一实施方式的非易失性数据记录介质系统 以及非易失性数据记录介质的概略结构的框图。以下，参照图2，关于 本实施方式的非易失性数据记录介质170以及非易失性数据记录介质 系统160的结构以及动作的概略进行说明。
如图2所示，非易失性数据记录170具备非易失性存储装置100 和控制装置180。另外，非易失性数据记录介质系统160具备非易失性 数据记录介质170和系统190 (例如，便携式计算机、手机等)，系统190具备在其内部的易失型存储装置192 (例如，DRAM等)。控制装 置180接受从系统190来的输入数据信号以及地址信号，在规定时间， 向非易失性存储装置100中输出芯片选择CS、外部控制信号CTL、地 址AD、写入脉冲(，< 卜八VP7) WP、输入数据信号。此外，控制 装置180从非易失性存储装置100中接受输出数据信号，向系统190 输出输出数据信号。通过读出放大器120、输出数据锁存器122，向控 制装置180输出暂时写入标志区域116的值，以使控制装置180能够 检测在存储单元列阵118中存在第一写入的数据。系统190，将易失性 存储装置192作为暂时的存储机构使用。S卩，在易失性存储装置192 中暂时存储向非易失性存储装置100写入的数据、从非易失性存储 装置100中读出的数据，用第一写入模式，向非易失性存储装置100 中高速地写入从易失性存储装置192中读出的数据。之后，在未选择 电阻变化型数据记录介质170的情况下，控制装置180，为了将第一写 入数据对应从暂时写入标志领域中来的信号而长期保存，进行第二写 入。
图3表示本发明的第一实施方式的存储单元列阵的概略结构的等 价电路图。在本实施方式中，存储单元列阵118是1T1R型(l晶体管 1电阻变化型元件型)，具备以规定间隔相互平行地形成了的位线130; 与位线130平行，以规定的间隔形成的源极线132;与位线130以及源 极线132垂直，以规定间隔相互平行地形成的字线134。每条位线130 和源极线132交互地并列，在成对的位线130和源极线132之间，每 个位线132和字线134的交点上电连接有由串联地一个选择晶体管136 和一个电阻变化型元件138构成的存储单元139。位线130电连接于选 择晶体管136的漏极；选择晶体管136的源极电极电连接于电阻变化 型元件138的一端，电阻变化型元件138的另一端电连接于源极线132， 选择晶体管136的栅极电极电连接于字线134上。行解码器114连接 在各字线134上，基于从控制电路102中接受的内部控制信号，选择 应访问的字线134，施加电压(激活)，将选择晶体管136变为导通状 态。在数据写入以及读出之际，通过位线130、源极线132、字线134 的组合，特定成为对象的电阻变化型元件138，在位线130和源极线 132之间施加电压，或者检测流通在两者之间的电流。在存储单元139
21中，对应电阻变化型元件138的电阻值地存储数据，低电阻(LR:约
2kQ 5kQ)状态付与二进制数据的"0"，高电阻(HR:约1M 60M) 状态付与二进制数据的？ ？。
图4是表示本发明的第一实施方式中，进行对于存储单元的写入 以及读出的电路的概略结构图。在图1中未表示，如图4所示，写入 电路112具备电压施加电路140以及电压施加电路142，读出放大器 120具备比较器146以及基准抵抗148，在存储单位阵列118的源极线 132和写入电路112的电压施加电路142之间，配设有NMOS晶体管 144。在本实施方式中，写入电路112，具备与同时被施加电压脉冲的 存储单元的个数(对应于一个地址的存储单元的个数例如16个)同 样数量的电压施加电路140以及电压施加电路142。在本实施方式中， NMOS晶体管144设置于存储单元阵列118的周边部。NMOS晶体管 144可以在多条源极线132上设置一个，也可以每条源极线132上设置 一个。
第一写入用脉冲生成电路106、第二写入用脉冲生成电路108，由 第二写入向第一写入切换用脉冲生成电路107，通过写入用脉冲切换电 路IIO，选择地连接在写入电路112上。从写入用脉冲切换电路IIO输 出的脉冲，输入给电压施加电路140以及电压施加电路142。
写入电路112接受的内部控制信号是第一写入模式的时候，电压 施加电路140，在被输入的脉冲为H期间，对应应该写入的数据，向 选择的位线130切换输出高电压(+2V)和OV;电压施加电路142， 在被输入的脉冲为H期间，对应应该写入的数据，向对应于选择的位 线130的源极线132切换输出OV和高电压(+2V)。
写入电路112接受的内部控制信号是第二写入模式的时候，电压 施加电路140，在被输入的脉冲为H期间，向选择的位线130输出OV; 电压施加电路142，在被输入的脉冲为H期间，对应应该写入的数据， 向对应于选择的位线130的源极线132切换输出高电压(+2V)和高电 压(+5V)。
写入电路112接受的内部控制信号是由第二写入向第 写入的切 换模式的时候，电压施加电路140，在被输入的脉冲为H期间，向选择的位线130输出高电压(+5V);电压施加电路142，在被输入的脉 冲为H期间，向对应于选择的位线130的源极线132输出0V。
另一方面，写入电路112接受的内部控制信号是读出模式的时候， 电压施加电路140，将其输出端调为大阻抗状态(非导通状态)；电压 施加电路142，向源极线132输出0V。
电压施加电路140的输出端，接续于存储单元列阵118的位线130 的一端。在位线130的另一端，接续有读出放大器120具有的比较器 146的输入端子。比较器146的其他的输入端子上，接续有基准电阻 148。另一方面，电压施加电路142的输出端，通过NMOS晶体管144 连接在源极线132的一端。并且，在位线130和字线134之间的各交 点上，在位线130和源极线132之间，串联地连接有选择晶体管136 和电阻变化型元件138。选择晶体管136的栅极连接于位线134上。另 外，NMOS晶体管144的栅极连接在行解码器114 (参照图1)上。
电阻变化型元件138构成为，在Pt等的电极材料之间设有电阻变 化层。各种各样的材料被用于电阻变化型元件138的电阻变化材料(电 阻变化层的材料)，但氧化铁混合物(Fe203/Fe304、 ZnFe204/Fe304) 等迁移金属氧化物特别适于使用。
艮P，优选电阻变化元件138的电阻变化层含有铁氧化物，更加优 选电阻变化层含有氧化铁混合物(Fe203/Fe304、 ZnFe204/Fe304)。电阻 变化层也可以包含铁氧化物。电阻变化层也可以包含氧化铁混合物 (Fe203/Fe304、 ZnFe204/Fe304)组成。
电阻变化型元件138具备下部电极和上部电极。下部电极和上部 电极的电极材料运用了各种各样的材料。下部电极和上部电极的电极 材料可以不同。优选电阻变化型元件138的下部电极和上部电极包括 白金(Pt)。
具体的，电阻变化型元件138的结构需要是能够实现双极动作和 单极动作两方面的元件。若为此元件，参考本说明书的记载，通过适 当调节施加的电脉冲，使在双极状态与单极状态之间变化成为可能。
图5是表示向图3中所示的电阻变化型元件138施加电脉冲时的 电阻值的变化的图。在第一写入模式中，在例如既存的值是"0"，在第一低电阻状态
的时候，通过施加负脉冲(例如，电压-2V、脉冲宽度120ns)，电
阻值由第一低电阻状态变化为第一高电阻状态，写入新值"l"。另外， 既存的值为"1"，在第一高电阻状态的时候，通过施加正脉冲(例如，
电压+2V、脉冲宽度120ns)，电阻值由第一高电阻状态变化为第一 低电阻状态，写入新值"0"。图6 (a)表示只有第一写入动作的实施 后的85 保持特性。已知，保持时间为IOO小时左右。
并且，图6 (a)的数据是关于以下内容的上部电极以及下部电 极的材料使用白金(Pt)，电阻变化材料使用Fe203/Fe304的电阻变化型 元件(电极面积0.25 pm2、电阻变化层的厚度100nm、电阻变化层 的形成方法喷溅)
另外，正电压是指，将电阻变化型元件138的下部电极作为基准， 上部电极为正电位的电压；负电压是指将电阻变化型元件138的下部 电极作为基准，上部电极为负电位的电压。
第一低电阻状态是双极低电阻状态(第一低电阻)，第一高电阻状 态是双极高电阻状态(第二电阻值以及第三电阻值)。负脉冲是双极高 电阻化脉冲(第一电脉冲)，正脉冲是双极低电阻化脉冲(第二电脉冲)。
例如，如图5的左侧图所示，在上部电极以及下部电极的材料使 用白金(Pt)，电阻变化材料使用Fe203/Fe304的电阻变化型元件(电极 面积0.25|am2、电阻变化层的厚度100nm、电阻变化层的形成方法 喷溅)中，处于双极低电阻状态(约2kQ)情况下，若施加负脉冲(电 压-2V、脉冲宽度120ns)，则变为双极高电阻状态(约20kQ)，处 于双极高电阻状态情况下，若施加正脉冲(电压+2V、脉冲宽度 120ns)，则变为双极低电阻(约2kQ)。
另一方面，在第二写入模式中，在既存值为"1"，第一高电阻状 态的时候，通过施加长负脉冲(例如，电压-5V、脉冲宽度lms)， 电阻值由第一高电阻状态变化为第二低电阻状态；另外，通过施加负 脉冲(例如，电压-2V、脉冲宽度120ns)，电阻值由第二低电阻状 态变化为第二高电阻状态，写入用于长时间保持例如10年)的(**。 图6 (b)表示在第一写入动作后，实施第二写入动作后的85 保持特 性(保持)。据第二写入动作，保持时间为1000小时以上。另外，图6 (b)的电阻变化型元件与图6 (a)的电阻变化型元件 是同样的。
第二低电阻状态是单极低电阻状态(第四电阻值)，第二高电阻状 态时单击高电阻状态(第五电阻值)。长负脉冲是单极切换用长脉冲(第 三电脉冲)，负脉冲是单极切换用短脉冲(第四电脉冲)。另外，在本 实施方式中，单极切换用长脉冲是单极低电阻化脉冲，单极切换用短 脉冲是单极高电阻化脉冲。
例如，如图5中央的图所示，上部电极以及下部电极的材料使用 白金(Pt)，电阻变化材料使用Fe203/Fe304的电阻变化型元件(电极面 积0.25 pm2、电阻变化层的厚度100nm、电阻变化层的形成方法 喷溅)中，在双极高电阻状态的情况下，若施加长负脉冲(电压-5V、 脉冲宽度lms)，则变为单极低电阻状态(约200Q)，进一步施加负 脉冲(电压:-2V、脉冲宽度120ns)，则变为单极高电阻状态(约200kQ)。 另外，在单极高电阻状态中的情况下，若施加长负脉冲(电压-5V、 脉冲宽度lms)，则变为单极低电阻状态(约200Q)，在单极低电阻 状态中的情况下，若施加负脉冲(电压-2V、脉冲宽度120ns)，则 变为单极高电阻状态(约200kQ)。
由第二写入向第一写入的切换模式中，既存值为用于长时间地保
持的"1"，第二高电阻状态的时候，通过施加长正脉冲(例如，电压 +5V、脉冲宽度lms)，电阻值由第二高电阻状态变化为第二低电阻 状态；另外，通过施加负脉冲(例如，电压-2V、脉冲宽度120ns)， 电阻值由第二低电阻状态变化为第一高电阻状态，写入根据第一写入 模式的高速运转的"1"。
长正脉冲是写入切换脉冲，负脉冲是双极高电阻化脉冲。对于在 单极高电阻状态中的元件，通过施加写入切换脉冲，元件向双极低电 阻状态(第一低电阻状态)变化。
例如，如图5右侧的图所示，上部电极以及下部电极的材料使用 白金(Pt)，电阻变化材料使用Fe203/Fe304的电阻变化型元件(电极面 积0.25 pm2、电阻变化层的厚度100nm、电阻变化层的形成方法 喷溅)中，在单极高电阻状态(约200kQ)的情况下，若施加长正脉 冲(电压+5V、脉冲宽度lms)，则变为双极低电阻状态(约600Q)，进一步施加负脉冲(电压-2V、脉冲宽度120ns)，则变为双极高电
阻状态(约10kQ)。
图14是表示将电阻变化型元件，从双极状态切换位单极状态，之
后再次切换为双极状态的情况下，脉冲电压以及脉冲的宽度与电阻变 化型元件的电阻值之间的关系的图。
如图14所示，若向双极低电阻状态中的电阻变化型元件施加负脉
冲，则电阻变化型元件向双极高电阻状态变化(例如第一个脉冲)。若 向双极高电阻状态中的电阻变化型元件施加正脉冲，则电阻变化型元 件向双极低电阻状态变化(例如第二个脉冲)。这是"第一写入"。
若向双极高电阻状态中的电阻变化型元件施加长负脉冲，则电阻 变化型元件由双极高电阻状态向单极低电阻状态变化(第八个脉冲)。 进一步，若向此电阻变化型元件施加负脉冲，则向单极高电阻状态变 化(第九个脉冲)。由第八个脉冲和第九个脉冲的写入是"第二写入"。
若向单极高电阻状态中的电阻变化型元件施加长负脉冲，则电阻 变化型元件向单极低电阻状态变化(例如第十个脉冲)。若向单极低电 阻状态中的电阻变化型元件施加负脉冲，则电阻变化型元件向单极高 电阻状态变化(例如第十一个脉冲)。这是"单极写入"。
若向单极高电阻状态中的电阻变化型元件施加长正脉冲，则电阻 变化型元件向双极低电阻状态变化(第十八个脉冲)。进一步，若向此 电阻变化型元件施加负脉冲，则向双极高电阻状态变化(第十九个脉 冲)。由第十八个脉冲和第十九个脉冲的写入是"从第二写入向第一写 入的切换"。
若"从第二写入向第一写入的切换"完成，则电阻变化型元件， 通过"第一写入"，使双极高电阻状态和双极低电阻状态交互地变化(第 二十个以后的脉冲)。
另外，在"从第二写入向第一写入的切换"中，向在单极高电阻
状态("1")中的电阻变化型元件直接写入"0"的情况下，也可以不
使其向双极高电阻状态变化。
在本实施方式中，单极状态用于将高电阻状态长期间地保存。因 此，在本实施方式中，进行"第二写入"，不进行"单极写入"。
26以下，参照图1至图4，对由非易失性存储装置100进行的数据读 出以及写入动作进行详细的说明。
首先，对于数据的读出动作进行说明。数据读出时，依照由控制 装置180输入的芯片选择CS以及地址AD，据行解码器114，特定的 字线134被激活，接续在该字线上的选择晶体管136变为导通状态。 对应的NMOS晶体管144也通过行解码器114变为导通状态。接着， 电压施加电路140设定在大阻抗状态(非导通状态)，电压施加电路142 设定为0V。据此控制，形成从比较器146，通过选择晶体管136，电 阻变化型元件138， NMOS晶体管144，到达电压施加电路142的电流 路径。比较器146具备电压施加电路，向该电流路径和基准电阻148 双方施加等电压。比较器146通过比较流在两者中的电流，读出存储 单元的数据(电压变化型元件138电阻值)。
以下，更加具体地说明。作为一个例子，将基准电阻148的值设 定为200kQ。选择的存储单元139的电阻变化型元件138的状态若为 低电阻状态(相当于"0"的值)，则因为该路径的电阻值(=2kQ) < 基准电阻的电阻值(=200kQ)，流在该路径的电流变得比流在基准电阻 148的电流大，比较器146输出高电平。相反，选择的存储单元的状态 若为高电阻状态(相当于"1"的值)，则因为该路径的电阻值(=1MQ 第一电阻值，60M》第二电阻值) >基准电阻的电阻值(=200kQ)， 流在该路径的电流变得比流在基准电阻148的电流小，比较器146输 出低电平。由此动作，被选择的存储单元的状态，作为比较器146的 输出电平(读出数据信号)被读出，通过输出数据锁存器122，作为输 出数据信号被数据出力端子DOUT取出，经由控制装置180，被送到 系统190。
接着，关于作为非易失性存储装置100特征的数据写入动作进行
说明。非易失性存储装置ioo的写入动作，通过模式将写入动作分开。
图7是表示在本发明的第一实施方式中的第一写入动作的概略的流程 图。图8是表示在本发明的第一实施方式中的第二写入动作的概略的 流程图。图9是表示在本发明的第一实施方式中的由第二写入向第一 写入的切换动作的概略的流程图。数据写入时，依据内部控制信号，通过写入电路112以及行解码
器114，选择规定的存储单元139，进行写入。S卩，该存储单元139的两端(位线130以及源极线132)各自电连接在电压施加电路140以及电压施加电路142上，向电阻变化型元件138，施加希望的电压脉冲，由此进行电阻值的切换。
首先，参照图7，关于第一写入动作进行说明。若从系统190输入的输入数据信号以及地址信号到达控制装置180，则从控制装置180向非易失性存储装置100输送指令。在输入数据锁存器104上，存储(锁存)输入到数据输入端子DIN的数据，控制电路102输出的内部控制信号被设定为第一写入模式，开始动作(开始)。
最初，由控制装置180控制控制电路102，读出与各个区段向对应的暂时写入标志领域116的数据，进行值为"0"的标志存在与否的判断(步骤S102)。另外，关于暂时写入标志领域116的数据读出动作，因为与存储单元列阵118的读出动作相同，所以省略说明。在步骤S102中，判别为NO的情况下，全部的存储单元是第二写入模式，因此，进行由第二写入向第一写入的切换动作(步骤S301 )。在步骤S102中，判定为YES的情况，是可能进行第一写入动作的状态。
接着，向与地址AD所示的地址相对应的字线134，施加激活电压(例如+5V)，向其他的字线134施加非激活电压(例如OV)。通过此动作，应写入数据的地址的选择晶体管136变为导通状态(步骤S103)。另外，此时对应的NMOS晶体管144也变为导通状态。
应写入的数据，由取"1"以及"0"的两个值的二进制数(位)构成， 一个地址由多个(例如16个)的位分摊。所以，首先进行写入数据中有没有"l"的判定(步骤S104)，若判定为YES，对于应写入"l"的存储单元139，写入电路112被设定为用于施加第一正脉冲(步骤S105)。 g卩，对于该存储单元，进行写入电路112的设定，来向电压施加电路140施加+2V，向电压施加电路142侧施加0V。
第一正脉冲是双极低电阻化脉冲(第二电脉冲)。通过施加第一正脉冲，元件从双极高电阻状态变化到双极低电阻状态。
接着，进行写入数据中有没有"0"的判定(步骤S106)，若判定为YES，对于应写入"0"的存储单元139，写入电路112被设定为用于施加第一负脉冲(步骤S107)。 g卩，关于该存储单元，进行写入电路 112的设定，来向电压施加电路140侧施加0V，向电压施加电路142 施加+2V。另外，在步骤S102中，判定为NO的情况下，向全部单元 写入"0"，因此进入到步骤S105，对于该地址的全部单元，写入电路 112被设定为用于施加负脉冲。
第一负脉冲是双极高电阻化脉冲(第一电脉冲)。通过施加第一负 脉冲，元件从双极低电阻状态变化到双极高电阻状态。
接着，向与应写入数据的地址相对应的存储单元139，施加第一写 入用脉冲生成电路106输出的电压脉冲(步骤S108)。并且，在步骤 S106中，也在判定为NO的情况下，实行步骤S108。
在步骤108中，对于应写入"1"的单元，从电压施加电路140, 经由位线130和选择晶体管136，向电阻变化型元件138的一端，施加 +2V;从电压施加电路142经由NMOS晶体管144和源极线132，以 规定时间(例如120ns)，向电阻变化型元件138的另一端施加OV电压。 通过此电压的施加，电阻变化型元件138的电阻状态从低电阻状态(例 如，约2kQ)向与作为目标的高电阻状态相比电阻值小的高电阻状态 (例如，约2M/k)转变。
另外，对于应写入"0"的单元，从电压施加电路140，经由位线 130和选择晶体管136，向电阻变化型元件138的一端施加0V，从电 压施加电路142，经由NMOS晶体管144和源极线132，向电阻变化 型元件138的另一端，在规定时间(例如120ns)，施加+2V的电压。 即，正脉冲写入和施加相反极性脉冲。通过此电压施加，电阻变化型 元件138的电阻状态从高电阻状态(例如，约1MQ)向与作为目标的 低电阻状态相比电阻值大的低电阻状态(例如，约2kQ)转变。
若步骤S108完成，则向与含有进行了第一写入的地址的区段相对 应的暂时写入标志领域116的标志用电阻变化型元件写入"0"(步骤 S109)。并且，向暂时写入标志领域116的写入动作与对于存储单元列 阵118的存储单元139的写入动作相同，因此省略说明。
若向暂时写入标志的写入完成，则向该地址的写入完成(结束)。 一次的第一写入需要约120ns的时间。非易失性存储装置100，通过反
29复进行从步骤S101到S109的暂时写入动作，进行对于各地址的一连 串的数据的第一写入。
接着，参照图8，关于第二写入动作进行说明。向各地址的写入完 成，若从系统190到达的对于非易失性数据记录介质170的写入以及 读出的命令停止，则依据控制装置180的控制，控制电路102选择第 二写入模式，幵始第二写入动作(开始)。
最初，由控制装置180控制控制电路102，读出与各个区段相对应 的暂时写入标志领域116的数据，进行值为"0"的标志存在与否的判 断(步骤S202)。另外，关于暂时写入标志领域116的数据读出动作， 因为与存储单元列阵118的读出动作相同，所以省略说明。在步骤S,02 中，判别为NO的情况下，全部的存储单元的第二写入动作完成，因 此，没必要进行第二写入动作(结束)。另一方面，在步骤S202中， 判定为YES的情况，依据控制装置180的控制，进行一系列的第二写 入动作(步骤S203-)。
首先，读出在对应于为"0"的标志的区段(以下，第二写入对象 区段)上记录的全部数据("1"或者"0")，存储在输出数据锁存器122 (写入数据存储装置)上(步骤S203)。
接着，向表示第二写入对象区段的区段写入地区的变量N代入0 (步骤S204)，取出在存储的数据中单位写入位数的量的数据(例如 16位)，从输出数据锁存器122向写入电路112转送(步骤S205)。
若向写入电路112输送数据，则与该区段的第N个区段写入地区 相对应的字线134施加激活电压(例如+5V)，向其他的字线134施加 非激活电压(例如0V)。通过此动作，应将数据进行第二写入的单元 的选择晶体管136成为导通状态(步骤S206)。另外，此时对应的NMSO 晶体管144也变为导电状态。
接着，进行向写入电路112中输送的写入数据(区段写入地区N 的单元中存储的数据)中有没有"1"的判定(步骤S207)，若判定为 YES，则对于应第二写入"1"的存储单元(存储单元列阵218的单元)， 写入电路112被设定为第二负脉冲施加用(步骤S208)。 B卩，关于该单 元，进行写入电路112的设定，施加电压，来向电压施加电路140施 加-5V，向电压施加电路142施加0V，(步骤209)。接着，对于该单元，写入电路112设定为第一负脉冲施加用(步骤S210)。即，关于该存储 单元，进行写入电路112的设定，施加电压，来向电压施加电路140 施加-2V，向电压施加电路142施加0V (步骤211)。
第二负脉冲是单极切换用的长脉冲(第三电脉冲)。第一负脉冲是 单极切换用短脉冲(第四电脉冲)。通过依次施加这两个脉冲，元件由 双极高电阻变化为单极高电阻状态。
若在步骤S207中判定为NO，则返回步骤S205。
若步骤S210完成，则在N上加1 (步骤212)，进行N是否超过 Nmax的判断(步骤S213)，若未超过则返回步骤204。通过此动作， 按区段写入地区N4、 2……、Nmax为止依次进行第二写入。若N超 过Nmax，则关于该区段，第二写入完成，因此向对应于该区段的暂时 写入标志区域写入l，由此设定(步骤S214)，返回步骤S201。另外， 向暂时写入标志领域116的写入动作，和向存储单元列阵218的单元 进行的写入动作相同，因此省略说明。
通过此动作，非易失性存储装置100，通过反复进行从步骤S201 到步骤213的动作，到全部区段附带的标志为1为止，依次进行第二 写入。
接着，参照图9，关于从第二写入到第一写入的切换动作进行说明。 向各地址的写入完成，若从系统190到达的相对于非易失性数据记录 介质170的写入以及读出的命令停止，则依据控制装置180的控制， 选择控制电路102选择从第二写入向第一写入的切换模式，开始切换 动作(开始)。
最初，由控制装置180控制控制电路102，读出与各个区段向对应 的暂时写入标志领域116的数据，进行值为"1"的标志存在与否的判 断(步骤S302)。另外，关于暂时写入标志领域116的数据读出动作， 因为与存储单元列阵118的读出动作相同，所以省略说明。在步骤S302 中，判别为NO的情况下，由于是全部的存储单元的第一写入动作模 式，因此，没必要进行切换动作(结束)。另一方面，在步骤S302中， 判定为YES的情况下，依据控制装置180的控制，进行一系列的切换 写入动作(步骤S303 )。首先，读出在对应为"1"的标志的区段(以下，切换对象区段)
上记录的全部数据("1"或者"0")，存储在输出数据锁存器122 (写 入数据存储装置)上(步骤S303)。
接着，向表示切换写入对象区段的区段写入地区的变量N代入O (步骤S304)，取出在存储的数据中单位写入位数的量的数据(例如 16位)，从输出数据锁存器122向写入电路112转送(步骤S305)。
若向写入电路112输送数据，则与该区段的第N个区段写入地区 相对应的字线134被施加激活电压(例如+5V)，向其他的字线134施 加非激活电压(例如OV)。通过此动作，应将数据进行第二写入的单 元的选择晶体管136成为导通状态(步骤S306)。另外，此时对应的 NMSO晶体管144也变为导通状态。
接着，进行向写入电路112中输送的写入数据(区段写入地区N 的单元中存储的数据)中有没有"1"的判定(步骤S307)，若判定为 YES，则对于应切换"1"的单元(存储单元列阵218的单元)，写入 电路112被设定为施加第二正脉冲用(步骤S308)。 g卩，关于该存储单 元，进行写入电路112的设定，施加电压，来向电压施加电路140侧 施加+5V，向电压施加电路142施加0V，(步骤S309)。接着，对于该 单元，写入电路112设定为第一负脉冲施加用(步骤S310)。即，关于 该单元，进行写入电路112的设定，施加电压，来向电压施加电路140 施加-2V，向电压施加电路142施加0V (步骤311)。
第二正脉冲是写入切换脉冲。第一负脉冲是双极高电阻化脉冲(第 一电脉冲)。通过依次施加这两个脉冲，元件由单极高电阻状态变化为 双极高电阻状态。
若在步骤S307中判定为NO，则返回步骤S301 。
若步骤S310完成，则在N上加1 (步骤312)，进行N是否超过 Nmax的判断(步骤S313)，若未超过则返回步骤304。通过此动作， 在区段写入地区N4、 2……、Nmax为止，依次进行切换动作。若N 超过Nmax，则关于该区段，切换动作完成，因此向对应于该区段的暂 时写入标志区域写入O，由此设定(步骤S314)，返回步骤S301。另外， 向暂时写入标志领域116的写入动作，和向存储单元列阵218的单元 进行的写入动作相同，因此省略说明。通过此动作，非易失性存储装置100，通过反复进行从步骤S301到步骤313的动作，到全部区段附带的标志为1为止，依次进行切换动作。
通过以上这样的动作以及结构，本实施方式中的非易失性存储装置100，对应于被输入的芯片选择CS、外部控制信号CTL、地址AD、写入脉冲WP，进行希望的存储单元139的读出动作以及写入动作，由此，通过用短脉冲(120ns)的第一写入动作，高速的写入动作成为可能，此外，通过第二写入动作着实地写入，能够使数据的保存性提高。(实施例2)
图IO是表示本发明的第二实施方式的非易失性存储装置的概略结构的框图。以下，参照图10，关于本实施方式的非易失性装置的构成以及动作的概略进行说明。此外，第二实施方式的非易失性存储装置，向第一实施方式的非易失性存储装置的控制电路中追加第二写入顺序控制电路224，其是从控制电路向控制装置输出第二写入实行中标志FG的电路，其他结构、动作与第一实施方式相同。因此，关于共通的结构要素，附有同样的符号以及名称，省略说明。
第二写入顺序控制电路224，是用于进行第二写入动作的控制的电路，在第一实施方式中，在非易失性存储装置的内部实现控制装置180进行的第二写入动作的控制。
第二写入实行中标志FG是，基于是否是在第二写入中，向控制电路202外部的控制装置(未图示相当于第一实施方式的控制装置180)输出的二进制信号。第二写入实行中标志FG是"1"的情况下，表示非易失性存储装置200在第二写入中，从外部来的数据的接受是不可能的。第二实行中标志FG是"0"的情况下，表示非易失性存储装置200不在第二写入中，从外部来的数据的接受(第一写入)是可能的。
在本实施方式中，如图2所示，能够作为具备控制装置的非易失性数据记录介质构成。
本实施方式的非易失性存储装置200，能够得到与第一实施方式的非易失性存储装置100相同的效果，并且没必要通过外部的控制装置控制第二写入动作，因此，提高用户的便利性。另外，作为第二写入实行中标志FG，输出"1"的时候，外部控制装置、系统不进行数据
的写入指令，由此可以防止错误动作。 (第三实施方式)
图11是表示本发明的第三实施方式的非易失性存储装置的概略结 构的框图。以下，参照图11，关于本实施方式的非易失性存储装置的 结构以及动作的概略进行说明。此外，第三实施方式的非易失性存储 装置，是将第二实施方式的非易失性存储装置的第二写入顺序控制电 路置换为功率顺序控制电路的装置，其他结构、动作与第二实施方式 相同。因此，关于共通的结构要素，附有同样的符号以及名称，省略 说明。
电源顺序控制电路324，是组入控制电路302的电路，是在非易失 性存储装置300的电源关闭的时候，使关闭电源(八°7 —夕、'々:/、>一 亇乂7)顺序动作，进行第二写入的电路。另外，是非易失性存储装 置300的电源启动的时候，使电源接通顺序动作，进行从第二写入到 第一写入的切换动作的电路。
非易失性存储装置300由外部供给的电力驱动。因此，非易失性 存储装置300的电源关闭，不是自动进行的，而是基于外部来的控制 信号开始的。具体的是，通过以下步骤进行电源断开。
首先，系统(相当于图2的系统190)的电源关闭时，从系统向控 制装置(相当于图2的控制装置180)传送电源关闭的通知信号。控制 装置若接受电源关闭的通知信号，则向非易失性存储装置300发送电 源关闭信号。电源顺序控制电路324，若接受电源关闭信号，则实行关 闭电源顺序，在其动作中，进行第二写入。并且，在关闭电源顺序的 第二写入动作与第一实施方式的第二写入动作相同，因此省略说明。
若系统(相当于图2的系统190)的开关接通(ON)，电源启动开 始，则从系统向控制装置(相当于图2的控制装置180)以及非易失性 存储装置300开始电力供给。电源顺序控制电路324，检测电力的供给 开始，实行功率接通顺序，进行从第二写入向第一写入的切换。另外， 在电源接通顺序中的由第二写入向第一写入的切换动作，与第一实施 方式的追加写入动作相同， 此省略说明。如上，在本实施方式中，电源关闭时一起进行第二写入。因此，
在电源断开(OFF)之际，关于记录所有数据的存储单元，第二写入完 成，在电源断开(OFF)中数据也确实地被保存。另一方面，电源接通 (ON)之际，关于记录全部数据的存储单元，变为第一写入模式，在 电源接通(ON)期间(通常动作时)，不进行第二写入动作和从第二 写入向第一写入的切换动作，数据的写入全部通过第一写入被处理。
因此，明显写入速度变快。即，在通常动作时，不进行第二写入动作 和由第二写入向第一写入的切换动作，因此第二写入动作和由第二写 入向第一写入的切换动作对于系统全体的表现没有实质的影响，得到 这样优良的效果。
从所述说明可知，对于本领域技术人员，本发明的许多改良以及 其他实施方式都是可以知晓的。因此，所述说明，应只作为例示被解 释，以将进行本发明的最佳方式向本领域技术人员展示为目的而被提 供。在不脱离本发明的主旨的范围内，能够实质地变更其详细的构造 以及/或者功能。
本发明的非易失性存储装置，可以高速运转，能够实现可靠性高 的非易失性存储装置，在搭载非易失性存储装置的各种电子设备领域 中是有用的。
3权利要求
1.一种非易失性存储装置，其具有，具有双极状态和单极状态并且通过电脉冲的施加而电阻变化的非易失性存储元件，其特征在于，具有第二写入电路，其进行第二写入，第二写入的动作为，向双极高电阻状态中的非易失性存储元件依次施加极性相同的二个电脉冲，由此使非易失性存储元件向单极高电阻状态变化；写入切换电路，其向单极高电阻状态中的非易失性存储元件施加与所述二个电脉冲相反极性的写入切换脉冲，由此使非易失性存储元件向双极低电阻状态变化。
2. —种非易失性存储装置，其具有通过电脉冲的施加而电阻变化的非易失性存储元件，其特征为，具有第一写入电路，其进行第一写入，第一写入的动作为，通过向所 述非易失性存储元件施加第一电脉冲，所述非易失性存储元件的电阻 值从第一电阻值变化为第二电阻值，通过向所述非易失性元件施加与 所述第一电脉冲相反极性的第二电脉冲，所述非易失性存储元件的电 阻值从所述第二电阻值变化为所述第一电阻值；第二写入电路，其进行第二写入，第二写入的动作为，通过向所 述非易失性存储元件施加第三电脉冲，所述非易失性存储元件的电阻 值从第三电阻值变化为第四电阻值，通过向所述非易失性元件施加与 所述第三电脉冲同极性的第四电脉冲，所述非易失性存储元件的电阻 值从所述第四电阻值变化为第五电阻值；写入切换电路，其产生写入切换脉冲，以使所述非易失性存储元 件由第五电阻值向所述第 一 电阻值变化；控制装置，其进行选择所述第一写入电路、所述第二写入电路和 所述写入切换电路的任何一个的控制，通过使用所述控制装置所选择的电路，对所述非易失性存储元件 进行所述第一写入或者所述第二写入。
3. 如权利要求2所述的非易失性记录装置，其特征为 所述写入切换电路，在进行基于所述第一写入电路的写入之前，施加具有与所述第四电脉冲相反极性的第五电脉冲之后，进行基于所 述第一写入电路的写入。
4. 如权利要求2所述的非易失性存储装置，其特征为 所述第一 电脉冲与所述第三电脉冲同极性。
5. 如权利要求2所述的非易失性存储装置，其特征为-所述第一 电脉冲是与所述第四电脉的电压相同的电脉冲。
6. 如权利要求2至5的任一项所述的非易失性存储装置，其特征为所述第一 电脉冲与所述第四电脉的脉冲具有相同的脉冲宽度。
7. 如权利要求2至6的任一项所述的非易失性存储装置，其特征为所述第三电脉冲的电压的绝对值比所述第四电脉冲的电压的绝对 值大。
8. 如权利要求2至7的任一项所述的非易失性存储装置，其特征为所述第三电脉冲的脉冲宽度为所述第四电脉冲的脉冲宽度以上。
9. 如权利要求2至8的任一项所述的非易失性存储装置，其特征为所述第三电阻值与所述第二电阻值相同。
10. 如权利要求2所述的非易失性存储装置，其特征为 所述第一电阻值是第一低电阻值，所述第二电阻值是比所述第一低电阻值的电阻值大的第一高电阻值，所述第三电阻值是所述第一高电阻值，所述第四电阻值是比所述第一低电阻值的电阻值小的第二低电阻值，所述第五电阻值是比所述第一高电阻值的电阻值大的第二高电阻值。
11. 一种非易失性存储装置，其特征为 所述控制装置具备第一控制装置和第二控制装置， 所述第一控制装置，进行所述非易失性存储元件的读出，该非易失性存储元件进行了基于所述第一写入电路的写入，在检测出所述第 一电阻值的时候，进行基于所述第二写入电路的写入，所述第二控制装置，进行所述非易失性存储元件的读出，该非易 失性存储元件进行了基于所述第二写入电路的写入，在检测出所述第 三电阻值的时候，进行基于所述第一写入电路的写入。
12. 如权利要求2所述的非易失性存储装置，其特征为所述写入切换电路，在进行基于第一写入电路的写入之前，在施 加具有与第四电脉冲相反极性的第五电脉冲之后进行基于第一写入电路的写入动作。
13. 如权利要求2所述的非易失性存储装置，其特征为 包括存储单元列阵，其由具备所述非易失性存储元件的存储单元构成， 具有多个包含多个所述存储单元的存储单元区域；标志用非易失性存储元件， 一个存储单元区域对应一个， 具备暂时写入标志区域，该暂时写入标志区域，在属于所述存储单元区域的非易失性存储元件上有基于第一写入电路的第一写入时， 对应的标志用非易失性存储元件上写入有所述第一写入状态；在属于 所述存储单元区域的非易失性存储元件上有基于第二写入电路的第二 写入时，对应的标志用非易失性存储元件上写入有所述第二写入状态。
14. 一种非易失性数据记录介质，其特征为-包括如权利要求13所述的非易失性存储装置和第四控制装置，所述第四控制装置，根据暂时写入标志区域的值，判定各个所述 存储单元区域是否是包含基于第二写入电路的写入未结束的所述非易 失性存储元件的基于所述第二写入电路的写入对象存储单元区域，对 属于基于所述第二写入电路的写入对象存储单元区域的非易失性存储 元件进行基于第二写入电路的写入。
15. 如权利要求2所述的非易失性存储装置，其特征为-具备控制所述写入切换电路的切换顺序控制电路，来切换所述第一写入电路和所述第二写入电路，所述切换顺序控制电路，在从外部装置输入的控制信号显示非易 失性存储装置未被选择的时候，控制所述写入切换电路，来实行基于 所述第二写入电路的写入。
16. —种非易失性数据记录介质，其特征为具备如权利要求15记载的非易失性存储装置、第五控制装置， 所述第五控制装置是所述外部装置。
17. 如权利要求16所述的非易失性数据记录介质，其特征为所述第五控制装置构成为，为了在电源关闭时进行基于所述第二 写入电路的写入而控制所述写入切换电路。
18. 如权利要求16所述的非易失性数据记录介质，其特征为-所述第五控制装置构成为，为了在电源接通时进行基于所述第一写入电路的写入而控制所述写入切换电路。
19. 如权利要求2所述的非易失性存储装置，其特征为-具有在实施基于所述第二写入电路的写入的情况下，用于禁止从外部装置输入写入数据的第二写入实施中标志信号的输出功能。
20. —种非易失性存储装置的驱动方法，该非易失性存储装置具有 包含双极状态和单极状态且通过施加电脉冲而电阻变化的非易失性存储元件，该驱动方法包括第二写入步骤，进行向双极高电阻状态中的非易失性存储元件依 次施加极性相同的二个电脉冲，由此使非易失性存储元件向单极高电 阻状态变化的第二写入；写入切换步骤，进行向单极高电阻状态中的非易失性存储元件施 加与所述二个电脉冲相反极性的写入切换脉冲，由此使非易失性存储 元件向双极低电阻状态变化的写入切换。
全文摘要
本发明的非易失性存储装置以及非易失性数据记录介质是一种具有通过施加电脉冲而电阻变化的非易失性存储元件的非易失性存储装置，其具备实行第一写入的第一写入电路(106)和实行第二写入的第二写入电路(108)。其中，第一写入通过向非易失性存储元件施加第一电脉冲，非易失性存储元件的电阻值由第一电阻值变化到第二电阻值；通过施加与第一电脉冲相反极性的第二电脉冲，从第二电阻值变化到第一电阻值；通过向非易失性存储元件施加第三的电脉冲，非易失性存储元件的电阻值由第三电阻值变化到第四电阻值，通过施加与第三电脉冲同极性的第四电脉冲，从第四电阻值变化到第五电阻值。
文档编号G11C13/00GK101627438SQ20088000746
公开日2010年1月13日 申请日期2008年10月28日 优先权日2007年10月29日
发明者岛川一彦, 河合贤, 高木刚, 魏志强 申请人:松下电器产业株式会社