用以选择存储器区域的方法、电路及系统的制作方法

专利名称：用以选择存储器区域的方法、电路及系统的制作方法
技术领域：
本发明的实施例涉及集成电路，更明确地说涉及在存储器装置中选择存储器区域
以便改进自刷新操作的性能。
背景技术：
在存储器装置(例如，动态随机存取存储器装置("DRAM")中执行各种操作，所述 各种操作中的每一者均影响所述存储器装置消耗功率所处的速率。往往以很大速率消耗功 率的一个操作是DRAM装置中的存储器单元的刷新。如此项技术中众所周知，必须周期性地 刷新DRAM存储器单元(其每一者基本上由电容器组成)以保持存储在所述DRAM装置中的 数据。通常通过从存储器单元阵列的每一行中的存储器单元读取数据位并接着将那些数据 位写回到所述行中的所述单元来执行刷新。通常以避免存储在所述存储器单元中的电荷在 刷新之间过度泄漏所需要的速率在逐行基础上执行此刷新。由于刷新实质上涉及从大量存 储器单元读取数据位及向大量存储器单元写入数据位，因此刷新往往是尤其消耗功率的操 作。因此，减少DRAM装置中的功率消耗的许多尝试已经集中在减小刷新期间消耗功率所处 的速率。 因刷新所消耗的功率的量还取决于启动了数个刷新模式中的哪一模式。通常启动 自刷新模式以在未从DRAM装置读取数据或向DRAM装置写入数据时的周期期间自动刷新存 储器单元或选定存储器单元。由于便携式电子装置在大量时间周期中经常是不活动的，因 此在自刷新期间所消耗的功率的量可能是确定所述电子装置可在电池充电之间使用多长 时间的重要因素。 减小刷新操作消耗功率的所处的速率的另一途径是通过仅刷新存储用于给定应 用的数据所需要的那些存储器单元来刷新不到DRAM装置中的所有存储器单元。在一种技 术中，在含有DRAM装置的计算机系统中执行软件程序且分析所述软件程序以确定所述程 序的数据存储要求。接着，DRAM装置仅刷新存储所述程序数据所需要的那些存储器单元行。 在另一技术中，DRAM装置可以部分阵列自刷新("PASR")模式操作。在PASR模式中，由 用户对模式寄存器进行编程以指定将要使用且因此必须刷新的存储器单元区域。剩余的存 储器单元未被使用且因此在所述刷新模式中的至少一些刷新模式期间不需要刷新。举例来 说，可将DRAM装置分割为两个区域，其中一个区域含有对刷新及维持来说是重要的关键数 据(例如处理器指令)，而另一区域含有如果不对其进行刷新则其可丢失的较不关键数据 (例如图像数据)。由于处理器指令数据通常比图像数据小得多，因此通过仅刷新具有关键 数据的区域可显著减少功率消耗。 尽管用于刷新不到所有存储器单元的技术可大大减小功率消耗的速率，但刷新将 要刷新的单元仍可能需要很大量的功率。另外，尽管用户能够选择部分自刷新模式来替代 全部自刷新模式以减小功率消耗速率，但选择用于所述部分自刷新的存储器单元是在制造 时硬连线在所述装置中的且无法由用户改变。因此，如果选定部分自刷新区域含有固有缺 陷，那么无法重新选择可更有效地刷新的另一存储器区域。当一定数目的存储器单元(例
6如)由于短路的存储器单元电容器而变得有缺陷时，由于所述有缺陷的存储器单元，可能 产生对存储器存取的延迟。因此，必须将所述存储器存取重新引导到不同的存储器单元使 得将从DRAM准确地读取数据。出于此目的，通常提供冗余的存储器单元行。然而，必须提 供大量额外电路以将存储器存取重新引导到冗余的存储器单元，此向刷新操作添加了进一 步的延迟。 因此，需要改进的存储器装置、系统及方法，例如可以允许(例如)用户定制选择 存储器装置的具有最少量缺陷的最优区域以实现最佳刷新速率的方式组织的存储器装置、 系统及方法。


图1是根据本发明实施例的具有阵列选择块的存储器装置的框图。 图2是显示根据本发明实施例的可通过图1的选择块选择的存储器阵列区域的映
射的图示。 图3是根据本发明实施例的映射用于刷新的存储器阵列的区域的映射模块的示 意图。 图4是根据本发明另一实施例的具有选择块的基于处理器的系统的框图。
具体实施例方式
举例来说，所明确揭示的本发明实施例是针对改进存储器装置、系统及方法中的
自刷新操作的性能。下文陈述某些细节以提供对本发明的实施例的充分理解。然而，所属 领域的技术人员将明了无需这些特定细节也可实施本发明的实施例。在其它情形中，未详 细显示众所周知的电路、电路组件、控制信号及定时协定以避免不必要地模糊本发明的实 施例。 图1是根据本发明实施例的DRAM存储器装置100的框图，其显示用于映射存储器 阵列170的区域的阵列映射逻辑模块152。以简化形式显示了 DRAM存储器装置100，应理 解，DRAM装置通常包含大量的其它组件，为简明及清晰起见已从图1中省略了所述其它组 件。DRAM装置100包含划分为四个区域的存储器阵列170，然而，可根据装置类型及应用类 型将DRAM装置IOO划分为任一数目的区域。举例来说，存储器阵列170可以是128兆字节 (meg)装置，其被划分为四个32meg区域或其可被划分为八个16meg区域。另外，存储器阵 列170的大小可变化。举例来说，存储器阵列170可以是96meg装置，其被划分为三个(而 不是四个)32meg区域。 DRAM装置IOO包含地址寄存器块110，所述地址寄存器块具有经配置(例如，电耦 合)以从外部地址总线(未显示)接收外部地址信号XAIO、 XA11的地址输入缓冲器112。 响应于时钟信号CLK，地址输入缓冲器112向DRAM装置100提供来自对应的外部地址信号 XA10、XA11的经缓冲内部地址信号A10、A11。内部地址信号A10、A11对应于识别上述存储 器区域中的一者中将要刷新的行的一组地址。行地址多路复用器(mux)115接收地址信号 A10、A11，且还从命令解码器(未显示)或控制器(未显示)接收自刷新命令信号SREF或 自动刷新命令信号AREF以使DRAM装置100置于所述两个刷新模式中的一者中。自刷新模 式用于即使在系统断电时仍保持DRAM装置100中的数据，此允许DRAM装置100不依赖外部时钟便可保持数据。当未选择所述自刷新模式时，在正常操作期间选择自动刷新模式。所 述自刷新模式与自动刷新模式的组合确保整个芯片保持随着时间变化而被刷新。mux 115 还从CAS Before RAS (CBR)计数器114接收计数信号CBRIO、 CBRll，所述计数器在每一选 定的存储器区域的整个地址范围中进行计数以追踪下一可用地址且确保依序刷新每一个 地址。CBR计数器114在每一刷新启动完成时递增，且由此追踪最后一个被刷新的行以便选 择下一行地址。响应于其输入信号，mux 115产生阵列区域地址信号RAIO、 RAll，所述阵列 区域地址信号RAIO、 RA11识别具有对应于从外部接收的地址信号XAIO、 XA11的存储器单 元的区域。将地址信号RA10、RA11供应到刷新控制块130及阵列选择模块(例如阵列选择 块150)，使得选择存储器阵列170的适当的选定区域以用于刷新，如下文将进一步详细地 描述。将理解，在适当情况下将存储器装置100的各种组件称为模块。然而，所属领域的技 术人员将了解，模块是包含电路、电路块、软件、固件、微码等的通用术语。
为使存储器装置100置于所述自刷新模式中，刷新控制块130中的自刷新逻辑模 块136接收自刷新启用信号SREFEN且约每16 y s即产生SrefCLK信号，所述SrefCLK信号 还起始施加到mux 115的SREF命令信号。SrefCLK信号是用于指令启动命令逻辑模块138 产生ACTIVATE信号的内部命令信号，所述ACTIVATE信号是用于刷新选定行的另一控制信 号。如先前所描述，接着由CBR计数器114追踪经刷新的行以准备将要刷新的下一行。一 旦使DRAM装置100置于所述自刷新模式中，DRAM装置100便将响应于SREFEN信号而保持 在所述自刷新模式中直到响应于适当的停用命令而使其退出所述模式。在所述自刷新模式 中，可刷新整个存储器阵列170或可选择所述存储器的某些区域以用于刷新，例如通过对 模式寄存器132进行编程来选择由部分阵列自刷新(PASR)逻辑模块134控制的数个自刷 新操作中的一者。 刷新控制块130中的PASR逻辑模块134从模式寄存器132接收数个模式信号中 的一者，所述模式寄存器可经编程以选择存储器阵列170的区域或整个阵列以用于刷新。 举例来说，模式寄存器132可经编程以刷新8meg、16meg、32meg或所述整个阵列。更明确详 细地来说，模式寄存器132可用于产生以下对应启用信号EN8M、 EN16M、 EN32M或ENALL中 的一者，接着所述一者被施加到PASR逻辑模块134。 PASR逻辑模块134另外从地址寄存器 块IIO接收用于刷新的选定行的RAIO、 RA11信号及ADDRESS信号。响应于来自模式寄存 器132的模式启用信号及来自地址寄存器块110的地址信号两者，PASR逻辑模块134产生 供应到启动命令逻辑模块138的SkipSrefCLK信号。SkipSrefCLK信号控制何时允许启动 命令逻辑模块138使用SrefCLK信号来产生ACTIVATE信号，此取决于在所述自刷新模式或 所述部分阵列自刷新模式中已选择了存储器阵列170的区域中的哪一区域。举例来说，响 应于RA11、RA10信号，如果SkipSrefCLK信号为低，那么启动命令逻辑模块138响应于接收 SrefCLK信号而产生ACTIVATE信号。如果SkipSrefCLK信号为高，那么忽略传入的SrefCLK 信号且不产生ACTIVATE信号，由此绕过用于刷新的选定行。无论如何，CBR计数器114继 续针对所有已接收的地址递增其计数，使得所跳过的地址被计数且最终被传回以稍后或在 不同的刷新模式中选择用于刷新。 在现有技术中关于部分自刷新模式的问题是用于部分刷新的区域在制造期间被 预选择且硬连线在装置100中，如先前所描述。然而，确定存储器阵列170的哪一区域最适 合于提供最佳刷新及具有将对那些区域的部分刷新重新编程的灵活性可用于(例如)改进刷新时间及/或所存储数据的可靠性且可减小功率消耗的速率。 另外，将地址信号RA11、RA10供应到阵列选择块150，接着所述阵列选择块施加对 应的选择信号SECO到SEC3以选择存储器阵列170的区域以用于启动。如先前所论述，可 在部分阵列自刷新模式中定制选择存储器阵列170的区域以用于刷新，例如在已测试装置 之后，以选择存储器阵列170的最优区域。举例来说，常规存储器测试可用于确定存储器的 最优区域，例如导致最少错误发生(由于缺陷)及产生最佳刷新时间的那些区域。阵列选 择映射模块152可使用熔丝控制信号fRA10及fRAll (例如)基于所述存储器测试来控制 映射(例如，对存储器阵列170的最优刷新区域的选择)。举例来说，接着可使用存储器阵 列170的最优区域来存储需要高可靠性存储的关键数据。举例来说，具有选择存储器阵列 170的将要刷新的最优区域的位置的灵活性可改进所存储数据的可靠性且需要较不频繁的 刷新操作，由此减少功率消耗。阵列映射模块152使用熔丝控制信号fRA10、 fRAll来使地 址RA10、RA11与存储器阵列170中选择用于最优刷新且(例如)通过产生映射信号GRAIO、 GRA11来映射的区域的物理位置相关。尽管对应于地址信号RA10、RA11的存储器区的逻辑 位置对于用户来说保持相同，但选定区域的实际位置可能已被重新分配给所述存储器的在 物理上不同的区域(如由信号GRAIO、 GRA11所映射)，以便分配最佳存储器区域用于高可 靠性数据的存储或用于最佳刷新。因此，阵列映射模块152能够使所述选定刷新区域的物 理位置对用户为透明的。 映射信号GRA10、GRA11由行冗余模块158及由区段控制模块156接收。冗余模块 158允许替换存储器阵列170中的发生故障的存储器单元。如此项技术中所已知，通常通过 将预定数据值写入到对应于存储器单元的选定行地址及列地址来对存储器阵列170执行 测试。接着读取所述存储器单元以确定所读取的数据是否匹配写入到那些存储器单元的所 述数据。如果所读取的数据不匹配所述所写入的数据，那么那些存储器单元可能含有将阻 止存储器装置100的正确操作的缺陷。可通过启用冗余模块158来替换所述有缺陷的存储 器单元。用对应的冗余元件(例如整列或整行冗余存储器单元)分别替代列或行中发生故 障的存储器单元。因此，即使存储器装置100含有有缺陷的存储器单元也不需要将其摈弃， 且替代存取具有有缺陷的存储器单元的行或列而存取与匹配地址相关联的冗余元件。冗余 模块158产生MATCH信号以向区段控制模块156指示经匹配的冗余元件经启动以替换接 着被解除启动的有缺陷的存储器单元。冗余模块158还向区段控制模块156提供地址信号 Rsec〈0:3〉，所述地址信号Rsec〈0: 3>含有替换冗余元件的位置。由于可选择具有最少缺陷 发生的区域，因此在对存储器装置100进行第一测试之后在存储器阵列170的最优区域中 存储关键数据的行为应减少对冗余元件的依赖性。因此，可最小化刷新冗余模块158中的 冗余元件所必需的额外功率，如果需要如此的话。 区段控制模块156另外从启动逻辑模块154接收控制信号SECEN以启用区段控制 模块156，例如在阵列映射模块152提供映射信号GRA10、GRA11时启用区段控制模块156以 用于选择。启动逻辑154从启动命令逻辑模块138接收ACTIVATE信号以用于选择将要刷 新的区域。视需要，启动逻辑154在接收ACTIVATE信号之后及在延迟发生之后产生SECEN 信号，使得区段控制模块156从冗余模块158接收控制信号。因此，启动逻辑154确保了仅 在区段控制模块156具有从冗余模块158接收信号的机会之后启用区段控制模块156。
总而言之，当系统处于部分阵列自刷新模式中时，存储器装置100接收外部行地址信号且可产生对应的存储器地址，所述存储器地址包含存储器阵列170中将要刷新的所 寻址单元行。(例如)在存储器测试之后，可能已将地址RA10、RA11映射到存储器阵列170 的最优区域。举例来说，在测试之后，可能已将存储器阵列170中的原始位置重新分配给在 物理上不同的位置，以便选择存储器阵列170的最优区域。如果所述从外部接收的地址对 应于将在活动模式中刷新的区域RAIO、 RA11，那么通过阵列选择块150选择行地址以用于 刷新。如果从外部接收的地址不对应于将要在所述活动模式中刷新的区段RAIO、 RA11，那 么阵列选择块150绕过所述寻址的行使得不对其进行刷新且不因不必要的刷新操作而浪
费功率。存储器装置ioo接收接下来的外部行地址信号等，直到刷新了将要在所述活动模
式中刷新的区段RA10、RA11的所有行。阵列选择块150允许重新分配用于部分阵列自刷新 的选定行以选择存储器阵列170的最优区域。阵列选择块150还可启用存储器装置100以 选择存储器阵列170的具有用于存储关键数据的最高可靠性的区域，且因此选择实现最优 刷新的那些区域。举例来说，在存储器测试之后且针对最优刷新选择存储器阵列170的最 优区域显示出周期性刷新时间从此项技术中已知的标准64毫秒到128毫秒的减少。
—个说明性存储器阵列202的大小是128meg，可将所述大小视为包括各自分割为 四个16meg区域的两个64meg的块。将理解，存储器阵列202可具有不同大小且可以先前 所描述的其它方式分割。图2中显示存储器映射200的实例，其中针对存储器阵列202显 示存储器阵列选择202a到202d。四个可能选择中的每一者均包含两个64meg的块，所述 两个块分别垂直地标记有RA11 = 0及RA11 = 1。所述64meg块中的每一者进一步被分割 为标记有RA10 = 0或RA10 = 1的水平子区段，如先前所描述。使用RA11值作为y坐标且 使用RA10值作为x坐标，可将存储器阵列202划分为标记有(O，O) 、 (0， 1) 、 (l，O)或(1， 1) 的四个32meg区域。 如先前所描述，阵列映射模块152可使用两个熔丝信号fRA10、 fRAll来使如由存 储器映射200中的存储器阵列选择202a到202d显示的四个不同的32meg区域中的一者相 关，且分配通过所接收的RAIO、 RA11信号而识别的区域。所述熔丝信号中的每一者用于对 应于具有逻辑状态0或1的熔丝，以导出各自分别对应于四个存储器阵列选择202a到202d 中的一者的组合00、01、10或11。举例来说，可通过将熔丝信号fRA10及fRAll编程为"O" 选择对应于第一存储器阵列选择202a中所图解说明的RA10 = 0及RA11 = 0的32meg区 域(如由所述选择202a中的水平线图案所指示)以与所接收的RA10、R11信号相关。第 四存储器阵列选择202d中的情形相反，其中熔丝fRA10 = 1及fRAll = 1选择32meg区域 RA10 = l及RAll = 1。同时，将熔丝fRA10及fRAll编程为"l"可用于选择选择202d中 所识别的32meg区域。 图3显示与图1的阵列映射模块152类似的阵列映射模块300的示意图。阵列映 射模块300可用于根据本发明的实施例对熔丝fRA10、fRAll进行编程以使存储器阵列的区 域相关。如先前所描述，阵列映射模块300从地址寄存器110接收地址信号RAIO、 RA11且 还接收熔丝信号fRA10、fRAll，例如在存储器装置100已经测试且存储器阵列170的最优区 域已经识别之后。阵列映射模块300中包含大致相同的逻辑电路302、304，其每一者产生对 应于所接收的信号RA10及RA11的映射信号。分别在节点322a、324a处接收信号RA10及 熔丝信号fRA10作为第一逻辑电路302的输入。可直接向第一传送门342a(其作为由所接 收的fRA10输入信号控制的多路复用器操作)提供RA10输入信号，且向反相器345a提供RA10输入信号以向第二传送门343a(其也由fRA10信号控制)提供反相的RA10信号。根 据fRA10信号选择了所述存储器的哪一区域而启用传送门342a、343a中的一者。接着，向 两个反相器347a、348a的输入提供所启用的传送门342a或343a在节点326a处的输出以 驱动所接收的信号作为映射信号GRA10输出。接着，映射信号GRA10由图1的选择控制模 块156用来选择所述存储器的对应于所接收地址的区域(例如)以用于刷新，如先前所描 述。 除了逻辑电路304的输入是信号RA11及对应的熔丝信号fRAll之外，逻辑电路 304包含与逻辑电路302相同的组件。逻辑电路304以与逻辑电路302相同的方式工作以 产生第二映射信号GRA11，且为简明起见，将不对第二逻辑电路304进行描述。
总而言之，阵列映射模块300可用于将到存储器阵列区域RAIO、 RA11的信号寻址 到存储器阵列170、202的不同的优化物理区域，例如先前通过熔丝信号fRA10、 fRAll选择 的区域。以此方式，阵列映射模块300允许对选定存储器区域的物理分配对用户为透明，但 允许改进的存储器操作，此在部分自刷新期间节省功率。因此，在制造时不必对所述存储器 的用于部分阵列自刷新的区域进行编程或硬连线。而是，可稍后(例如，在存储器测试之 后)对所述存储器的多个最优区域进行编程以用于部分阵列自刷新。接着，所述最优区域 (例如，具有较佳刷新特性的那些区域)可用于存储较多的关键数据(例如，软件及代码)， 如先前所描述。 图4图解说明具有其中可替代地利用本发明实施例的存储器集线器架构的计算 机系统400。计算机系统400包含用于实施各种计算功能(例如，执行特定软件以实施特定 计算或任务)的处理器404。处理器404包含处理器总线406，所述处理器总线406通常包 含地址总线、控制总线及数据总线。处理器总线406通常与高速缓冲存储器408通信(例 如，耦合)，所述高速缓冲存储器通常为静态随机存取存储器("SRAM")。处理器总线406 进一步耦合到系统控制器410，所述系统控制器还称为总线桥接器。 系统控制器410还为各种其它组件充当通向处理器404的通信路径。更具体来说， 系统控制器410包含通常耦合到图形控制器412的图形端口，而所述图形控制器又耦合到 视频端子414。系统控制器410还耦合到一个或一个以上输入装置418 (例如键盘或鼠标) 以允许操作者与计算机系统400介接。通常，计算机系统400还包含一个或一个以上输出 装置420(例如打印机)，所述输出装置通过系统控制器410耦合到处理器404。 一个或一 个以上数据存储装置424通常也通过系统控制器410耦合到处理器404以允许处理器404 存储数据或从内部或外部存储媒体(未显示)检索数据。典型存储装置424的实例包含硬 磁盘及软磁盘、盒式磁带及光盘只读存储器(CD-ROM)。 系统控制器410含有存储器集线器控制器428，其通过总线系统454、456耦合到数 个存储器模块430a到430n。存储器模块430a到430n中的每一者包含存储器集线器440， 所述存储器集线器通过命令、地址及数据总线(共同显示为总线450a、450b)耦合到数个存 储器装置448、449。存储器集线器440在控制器428与存储器装置448、449之间有效地路 由存储器请求及响应。存储器装置448、449可以是先前参照图1所描述的存储器装置100。 存储器集线器440中的每一者包含写入缓冲器及读取数据缓冲器。采用此架构的计算机系 统允许处理器404在一个存储器模块430a到430n正在响应于前一存储器请求时存取另一 存储器模块430a到430n。举例来说，处理器404可在系统中的存储器模块430a到430n中的一者正准备向处理器404提供读取数据时将写入数据输出到所述系统中的另一存储器 模块430a到430n。另外，存储器集线器架构还可在计算机系统中提供大大增加的存储器容 可在每一存储器模块430a到430n中的存储器装置448 、 449 、存储器集线器控制器 428或存储器集线器440中利用本发明的实施例。如果存储器装置448、449中的每一者中 均利用图3的阵列映射模块300，那么每一装置的存储器阵列可经优化以在所述装置的具 有最佳刷新时间的区域中存储关键数据，如先前所描述。或者，可在每一存储器模块430的 存储器集线器440中利用阵列映射模块300，其中可选择具有最优性能的存储器装置448、 449群组来存储关键数据或进行自刷新。类似地，如果存储器集线器控制器428利用阵列映 射模块300，那么阵列映射模块300可经配置以选择存储器模块430的最优群组等等。
尽管已参照所揭示的实施例描述了本发明，但所属领域的技术人员将认识到，在 不背离本发明的前提下可在形式及细节上做出改变。此类修改已为所属领域的技术人员所 熟知。因此，本发明不受除所附权利要求书之外的其它限制。
权利要求
一种存储器装置，其包括存储器单元阵列；及阵列选择块，其与所述存储器单元阵列通信且经配置以接收指示所述存储器单元阵列中的位置的地址信号，所述阵列选择块可操作以响应于所述地址信号而产生指示所述存储器单元阵列的至少一个区域的选择信号，所述阵列选择块进一步可操作以基于所述存储器单元阵列的所述至少一个区域中缺陷的相对发生产生所述选择信号。
2. 根据权利要求1所述的存储器装置，其进一步包括与所述阵列选择块通信的刷新控 制块，所述刷新控制块可操作以响应于部分阵列自刷新模式的选择，而分配所述存储器单 元的将要刷新的区域。
3. 根据权利要求2所述的存储器装置，其中所述刷新控制块进一步包括启动命令逻辑 模块，所述启动命令逻辑模块可操作以响应于选择所述部分阵列自刷新模式而产生控制信 号，以仅选择所述存储器单元阵列的所述至少一个区域内的地址。
4. 根据权利要求3所述的存储器装置，其中所述阵列选择块进一步包括与所述启动命令逻辑模块通信的启动模块，所述启动模块可操作以响应于从所述启动命令逻辑模块接收 所述控制信号，而启用所述阵列的选定存储器单元的选择。
5. 根据权利要求1所述的存储器装置，其中所述存储器单元阵列被分割为四个区域。
6. —种具有存储器单元阵列的存储器装置，所述存储器装置包括 地址寄存器块，其经配置以接收外部地址信号且可操作以产生对应于所述外部地址信号的内部地址信号；及阵列选择块，其与所述地址寄存器块及所述存储器单元阵列通信，所述阵列选择块经 配置以接收所述内部地址信号及指示存储器单元的至少一个区域中相对于存储器单元的 至少一个其它区域的缺陷的输入信号，所述阵列选择块可操作以基于所述输入信号将所述 内部地址信号映射到所述存储器单元阵列的物理位置。
7. 根据权利要求6所述的存储器装置，其进一步包括刷新控制块，所述刷新控制块与 所述地址寄存器块通信以接收所述内部地址信号，所述刷新控制块可操作以产生控制信 号，以在部分阵列自刷新模式中选择将要刷新的地址信号的存储器单元。
8. 根据权利要求7所述的存储器装置，其中所述阵列选择块进一步包括启动模块，所 述启动模块可操作以响应于从所述刷新控制块接收所述控制信号，而启用所述阵列的选定 存储器单元的选择。
9. 根据权利要求6所述的存储器装置，其中所述阵列选择块可操作以基于刷新特性将 所述内部地址信号映射到所述存储器单元阵列的物理位置。
10. 根据权利要求9所述的存储器装置，其中所述刷新特性包括刷新之间的为刷新之 间的标准时间的两倍的时间。
11. 一种存储器装置，其具有经选择以用于在部分阵列自刷新模式中刷新的存储器单 元阵列，所述存储器装置包括刷新控制块，其经配置以接收对应于所述存储器阵列的第一区域的启用信号及地址信 号，所述刷新控制块可操作，以响应于所述接收的地址信号及启用信号而产生控制信号，以 启用所述存储器阵列的将要刷新的所述第一区域；及阵列选择块，其与所述刷新控制块通信以接收所述控制信号，且经配置以接收所述地址信号，所述阵列选择块可操作以响应于所述控制信号，而选择相对于所述存储器阵列的所述第一区域不同定位的所述存储器阵列的第二区域以用于刷新操作。
12. 根据权利要求11所述的存储器装置，其中所述阵列选择块进一步可操作以将所述接收的地址信号映射到所述存储器阵列的所述第二区域。
13. 根据权利要求11所述的存储器装置，其中所述存储器阵列的所述第二区域是基于所述第二区域相对于所述第一区域的刷新性能选择的。
14. 根据权利要求13所述的存储器装置，其中所述第一区域的所述刷新性能包括每64毫秒需要一次的刷新操作，且所述第二区域的所述刷新性能包括每128毫秒需要一次的刷新操作。
15. 根据权利要求11所述的存储器装置，其中所述阵列选择块进一步包括启动模块，所述启动模块可操作以响应于从所述刷新控制块接收所述控制信号，而启用所述存储器阵列的将要刷新的选定区域的选择。
16. —种处于部分阵列自刷新模式中的具有存储器单元阵列的存储器系统，所述存储器系统包括阵列选择块，其经配置以接收具有对应于存储器单元的用于刷新的选定区域的第一坐标的第一信号，且接收具有对应于所述存储器单元阵列的物理位置的第二坐标的第二信号，所述阵列选择块可操作以使用所述第二信号将所述第一坐标映射到所述第二坐标，并产生指示所映射的关系的输出信号。
17. 根据权利要求16所述的存储器系统，其进一步包括与所述阵列选择块通信的刷新控制块，所述刷新控制块可操作以选择在部分阵列自刷新模式中所述存储器单元的将要刷新的区域。
18. 根据权利要求17所述的存储器装置，其中所述刷新控制块进一步包括启动命令逻辑模块，所述启动命令逻辑模块可操作以产生控制信号，以在所述部分阵列自刷新模式中仅选择所述存储器单元阵列的所述物理位置内的地址。
19. 根据权利要求18所述的存储器装置，其中所述阵列选择块进一步包括与所述启动命令逻辑模块通信的启动模块，所述启动模块可操作以响应于从所述启动命令逻辑模块接收所述控制信号，而启用所述阵列的选定存储器单元的选择。
20. —种存储器模块，其包括多个存储器装置；及存储器集线器，其经配置以接收对应于存储器装置的第一区域的存储器请求，所述存储器集线器可操作以将所述存储器请求传递到所述存储器装置，且响应于所述存储器请求中的至少一者而从所述存储器装置传输存储器数据；及选择块，其经配置以接收对应于所述第一区域存储器装置的所述存储器请求且接收指示存储器装置的至少一个区域中相对于存储器装置的至少另一区域的缺陷的输入信号，所述选择块可操作以基于所述输入信号将所述存储器请求映射到存储器装置的第二区域。
21. 根据权利要求20所述的存储器模块，其中存储器装置的所述第二区域包括所检测到的相对于存储器装置的所述第一区域的较低比率的缺陷。
22. —种基于处理器的系统，其包括处理器，其可操作以处理数据并提供存储器命令及地址；系统控制器，其与所述处理器通信，所述系统控制可操作以接收并传输存储器命令、地址及数据；多个存储器装置，其与所述系统控制器通信，所述多个存储器装置中的每一者可操作以接收存储器命令、地址及写入数据以用于存储在所述存储器装置中的至少一者中，且将读取数据从所述存储器装置传输到所述系统控制器；及选择块，其经配置以接收指示存储器装置的区域的地址信号，所述选择块可操作以产生选择信号，以将指示存储器装置的所述区域的所述地址信号映射到所述多个存储器装置的物理位置，所述选择块可操作以基于所述多个存储器装置的所述物理位置中缺陷的相对发生产生所述选择信号。
23. —种基于处理器的系统，其包括处理器，其可操作以处理数据并提供存储器命令及地址；系统控制器，其与所述处理器通信，所述系统控制器可操作以接收并传输存储器命令、地址及数据；及多个存储器装置，其与所述系统控制器通信，所述多个存储器装置中的每一者可操作以接收存储器命令、地址及写入数据，以用于存储在所述存储器装置中的至少一者中，且将读取数据从所述存储器装置传输到所述系统控制器，所述多个存储器装置各自包括刷新控制块，其经配置以接收对应于存储器装置的第一区域的启用信号及地址信号，所述刷新控制块可在部分自刷新模式中操作，以响应于所述接收的地址信号及启用信号而产生控制信号，以启用存储器装置的所述第一区域；及选择块，其与所述刷新控制块通信以接收所述控制信号及所述地址信号，所述选择块可操作以响应于所述控制信号，而选择相对于所述存储器装置的所述第一区域不同定位的存储器装置的第二区域以用于刷新操作。
24. 根据权利要求23所述的基于处理器的系统，其中所述选择块进一步可操作以将所述接收的地址信号映射到存储器装置的所述第二区域。
25. 根据权利要求23所述的基于处理器的系统，其中存储器装置的所述第二区域是基于所述第二区域相对于所述第一区域的刷新性能选择的。
26. 根据权利要求23所述的基于处理器的系统，其中所述选择块进一步包括启动块，所述启动块可操作以响应于从所述刷新控制块接收所述控制信号，而启用存储器装置的选定区域的选择。
27. —种用于在部分阵列自刷新期间寻址存储器阵列的方法，其包括基于刷新特性选择所述存储器阵列的区域；及将地址信号映射到所述存储器阵列的所述选定区域。
28. 根据权利要求27所述的方法，其中所述存储器阵列的所述区域包括四个区域中的一者。
29. 根据权利要求27所述的方法，其中基于刷新特性选择所述存储器阵列的区域包括响应于存储器装置测试而选择所述存储器阵列的所述区域。
30. —种用于分配存储器阵列的区域的方法，所述方法包括接收指示存储器单元的逻辑群组的地址的第一坐标；接收指示存储器阵列的区域的物理位置的第二坐标；使所述第二坐标与所述第一坐标相关；及产生指示所述相关的映射信号，其中响应于所述映射信号而在部分阵列自刷新模式中刷新所述存储器阵列的所述区域。
31. —种用于选择存储器阵列的区域的方法，所述方法包括测试所述存储器阵列；基于所述测试确定所述存储器阵列的区域；使地址群组与所述存储器阵列的所述确定的区域相关；及以与刷新所述存储器阵列的至少一个其它区域的方式不同的方式刷新所述存储器阵列的所述确定的区域。
32. 根据权利要求31所述的方法，其中测试所述存储器阵列包括在制造之后测试所述存储器阵列。
33. 根据权利要求32所述的方法，其中确定所述区域包括确定具有是标准刷新时间两倍快的刷新时间的所述区域。
全文摘要
本发明描述用于选择存储器区域的实施例。举例来说，在一个实施例中，具有存储器单元阵列的存储器装置包含阵列选择块。所述阵列选择块接收指示所述存储器单元阵列中的区域的输入信号。所述阵列选择块基于所述存储器单元阵列中的至少一个物理位置中的缺陷数目的检测产生选择信号以将所述区域映射到所述位置。
文档编号G11C11/403GK101743597SQ200880024386
公开日2010年6月16日 申请日期2008年5月19日 优先权日2007年5月21日
发明者斯科特·史密斯 申请人:美光科技公司