专利名称：具有远程放大器的电路的制作方法
技术领域：
本发明涉及具有远程放大器的电路。
背景技术：
公知地，全局位线可视作位于动态随机存取存储器(DRAM)中的输入/输出(IO)或者数据线。通常作为差分对(即，线GB L和相应线GBLb)建立全局位线，并且用于在多存储器组和IO接口之间双向传输数据。例如，全局位线将读数据从存储器组传输至接口，并且将写数据从接口传输至存储器组。取决于存储器的结构，在存储器中可以具有多达上千对全局位线GBL和GBLb。此外,全局位线非常长,例如,大于I毫米(mm)。全局位线上的电容为大约几百飞法(fF)。因为大量全局位线，所以通常将全局位线设计为较窄，并且因此，具有高电阻，例如，大约2k Ω。为了实现高存储密度并且节省管芯面积，当信号较弱时，全局位线通常没有任何中间放大器以增强通过全局位线所传送的信号。以高速，例如，大于400MHz，很难通过全局位线传播写信号数据。例如，在激活局部位线读出放大器以前，需要在存储器组输入端处的全局位线上的写数据可用。此外，全局位线上的数据为位于局部位线读出放大器输入端处的轨对轨摆幅。因为全局位线较长，所有难以达到这种目标，并且全局位线上的RC延迟较大。RC延迟为基于电子线路的特有电阻和电容的时间延迟。
发明内容
为解决上述问题，本发明提供了一种电路，包括第一驱动器，被配置为在第一数据线上生成第一数据信号；第二驱动器，被配置为在控制信号线上生成控制信号；以及远程读出放大器，被配置为接收第一数据信号、第二数据线上的第二数据信号、以及控制信号，其中，将控制信号线配置为控制信号启动远程读出放大器，从而在位于远程读出放大器的输入端处的第一数据信号和第二数据信号之间的电压差到达预定电压值时，放大电压差；以及控制信号线的RC延迟小于第一数据线的RC延迟。其中，第二数据信号为基准电压信号。其中，通过第一驱动器生成第二数据信号；以及控制信号线的RC延迟小于第二数据信号线的RC延迟。该电路进一步包括延迟电路，被配置为在控制信号线上生成时间延迟。其中，第二驱动器配置为进一步生成驱动器控制信号以控制第一驱动器。该电路进一步包括多个存储器组，每个存储器组均包括多个局部读出放大器，第一数据线连接至存储器组的每一个的多个局部读出放大器。其中，计算控制信号线的RC延迟和第一数据线的RC延迟，从而在电压差到达预定电压值时，控制信号到达第二预定电压值。此外，本发明提供了一种电路，包括远程全局读出放大器；全局位线，连接至远程全局读出放大器，全局位线具有全局位线信号和全局位线RC延迟；多个存储器组，存储器组的每一个均包括多个局部读出放大器，局部读出放大器的每一个均连接至全局位线和局部位线；以及控制线，具有控制信号和小于全局位线RC延迟的控制线RC延迟，控制线被配置为控制信号启动远程读出放大器，其中，用于控制信号在控制线上传送至远程全局读出放大器的时间是基于全局位线RC延迟和控制线RC延迟确定的。该电路进一步包括延迟电路，被配置为进一步影响用于控制信号在控制线上传送至远程全局读出放大器的时间。该电路进一步包括数据线，具有数据信号，远程全局读出放大器被配置为放大全局位线信号和数据信号之间的电压差。该电路进一步包括第二全局位线，具有第二全局位线信号和大于控制信号RC延迟的第二全局位线RC延迟，远程读出放大器被配置为放大全局位线信号和第二全局位线信号之间的电压差。
其中，基于全局位线信号和数据信号之间的电压差放大至预定值的时间来计算全局位线RC延迟和控制线RC延迟。此外，还提供了一种电路，包括写驱动器，被配置为在一对数据线上提供一对数据信号；远程读出放大器，被配置为接收一对数据信号；以及控制驱动器，被配置为在放大器控制线上提供读出放大器控制信号并在写驱动器控制线上提供写驱动器控制信号，其中，放大器控制信号线的控制RC延迟小于一对数据线中的每条数据线的数据RC延迟；写驱动器控制线被配置为控制信号启动写驱动器；当写驱动器生成一对数据信号时，写驱动器处的一对数据信号之间的第一电压差大于远程读出放大器处的一对数据信号之间的第二电压差；以及放大器控制线被配置为放大器控制信号启动远程读出放大器，以在第二电压差达到预定值时，放大第二电压差。其中，一对数据线包括存储器的第一全局位线和第二全局位线；以及将第一全局位线和第二全局位线均连接至多个局部读出放大器，多个局部读出放大器中的每一个为存储器的存储器组的一部分。该电路进一步包括可编程延迟电路，被配置为在放大器控制线上生成延迟。其中，将控制RC延迟和数据RC延迟用于计算控制信号达到远程读出放大器的时间。其中，基于数据RC延迟和第二电压差达到预定值的时间来计算控制RC延迟。此外，本发明还提供了一种电路，包括第一驱动器，被配置为在数据线上生成数据信号；第二驱动器，被配置为在控制信号线上生成控制信号；以及放大器，被配置为在数据输入节点处接收数据信号并且在控制输入节点处接收控制信号，其中，控制信号线的RC延迟小于数据线的RC延迟，从而在数据线上生成数据信号时，第一驱动器处的数据信号的第一电压值不同于放大器的数据输入端处的数据信号的第二电压值；以及控制信号线被配置为控制信号启动读出放大器，以在第二电压值达到预定电压值以后放大数据信号。其中，放大器包括反相器，具有数据输入节点；以及预定电压值为反相器的阈值。其中，放大器进一步包括第二反相器，被配置为对反相器的输出取反；以及控制信号线，被配置为控制信号控制第二反相器。该电路进一步包括延迟电路，被配置为在控制信号线上生成延迟。
其中，数据线为存储器的全局位线并且连接至多个局部读出放大器；以及多个局部读出放大器中的每一个均为存储器的存储器组的一部分。
在附图和以下描述中提出了本发明的一个或多个实施例的细节。从描述，附图和权利要求中可以明显发现其它特征和优点。图I为根据第一实施例的DRAM的结构图。图2为根据第二实施例的DRAM的结构图。图3为根据第三实施例的DRAM的结构图。在多幅附图中的相同标号表示相同的元件。·
具体实施例方式以下使用具体的语言公开附图示出的实施例或示例。然而应该理解这些实施例和示例不是用于限定。公开的实施例中的任何变化和改变，以及本发明公开的原理的任何进一步应用都是预期的，因为本领域的普通技术人员通常会发生这种情况。在整个实施例中可能会重复参考数字，但是即使这些实施例使用相同的参考数字，也不要求将一个实施例中的部件应用到另一个实施例中。某些实施例具有以下特征和/或优点之一或者结合。放大了全局位线上的相对端线或者端线上的弱信号。在写周期中在全局位线上的数据传送加速。因此，改善了用于将数据写入存储单元的速度。示例件电路图I为根据某些实施例的动态随机存取存储器(DRAM) 100的示图。示意性地示出了具有从区SECtl至SECsh的M个区的存储器100。为了说明，标号为具有下标O的元件与区SECtl相关联，标号为具有下标I的元件与区SEC1相关联，标号为具有下标2的元件与区SEC2相关联，以及标号为具有下标“M-1”的元件与区SECsh相关联，
坐坐寸寸ο还示意性地示出了具有从存储器组BANKtl至BANKim的N个存储器组的存储器100。每个存储器组BANK包括位于每个区SEC中的多个局部读出放大器LSA。例如，存储器组BANV1包括位于区SECtl中的L个局部读出放大器LSAtl至LSAm,位于区SEC1中的L个局部读出放大器LSA0至LSAm，位于部分SEC2中的L个局部读出放大器LSA0至LSA1^1等。为了使附图清楚，仅标出了组BANIV1的区SECtl的局部读出放大器LSA0和LSAM。将局部读出放大器LSA的一端连接至一对全局位线GBL和GBLb并将另一端连接至一对局部位线BL和BLb。为了简单说明，仅标出连接至存储器组BANKim的区SECtl的局部读出放大器LSAtl的一对位线BLtl和BLlv将存储单元连接至局部位线BL或者BLb。存在连接至每对位线BL和BLb的多个存储单元。为了简单说明，没有示出这些存储单元。在每个区SEC中包括一全局读出放大器GSA。在图I中，存在与M个区SECtl至SECsh相对应的M个全局读出放大器GSAtl至GSAshij全局读出放大器GSA处理在对应的一对全局位线GBL和GBLb上的数据并且提供在线路DOUT上的输出。在读周期中，存储在存储单元中的数据从存储单元通过对应位线BL和BLb、局部读出放大器LSA、全局位线GBL和GBLb、全局读出放大器GSA、以及数据输出DOUT进行传送。在每个区SEC中包括一个写驱动器WD。在图I中，存在与M个区SECtl至SECsh相对应的M个写驱动器WDtl至WDM_lt)写驱动器WD接收为输入信号DIN并且在节点NGBL和NGBLb处生成对应的一对全局位线GBL和GBLb上的数据或者信号SGBL和SGBLb。为了简单说明，没有标出信号SGBL和SGBLb。在写操作中，全局位线GBL和GBLb上的信号SGBL和SGBLb通过对应的局部读出放大器LSA、对应的局部位线BL和BLb、以及连接至局部位线BL和BLb的存储单元从节点NGBL和NGBLb传送至节点ILSA和ILSAb。信号SGBL和SGBLb还到达远程全局读出放大器RGSA的节点IORGSA和IORGSAb。在多个实施例中，在写周期中，全局位线GBL和GBLb上的信号SGBL和SGBLb从节点NGBL和NGBLb传输至对应的局部读出放大器LSA的节点ILSA和ILSAb花费较长时间。不同地说明的，在使能时间写驱动器WD提供信号SGBL和SGBLb不久以后，位于节点NGBL和NGBLb处的信号SGBL和SGBLb较强或者为全摆幅。然而，位于节点ILSA和ILSAb处的信号SGBL和SGBLb较弱。可选地，位于节点ILSA和ILSAb处的信号SGBL和SGBLb不是全 摆幅，也不是缩小电平。因此，在多种情况下，因为全摆幅能够使局部读出放大器LSA更快地翻转用于写入的数据，所以局部读出放大器LSA等待位于节点ILSA和ILSAb处的较弱信号SGBL和SGBLb发展为全摆幅。因此，将信号SGBL和SGBLb传输至相应局部位线BL和BLb的操作被延迟，导致较慢的写周期。当局部读出放大器LSA进一步远离对应写驱动器WD时，情况更坏。即，当局部读出放大器LSA位于存储器组BANKn_3、存储器组BANKn_2、存储器组BANIV1等中时，信号SGBL和SGBLb越来越弱。为了简单，控制信号线SAE具有没有标出的信号SSAE。将远程全局读出放大器RGSA和信号SSAE用于放大位于节点IORGSA和IORGSAb处的较弱信号SGBL和SGBLb。在多个实施例中，位于节点IORGSA和IORGSAb处的信号SGBL和SGBLb的电压电平接近位于存储器组BANKim中的节点ILSA和ILSAb处的信号SGBL和SGBLb的电压电平。在图I中，存在与M个区SECtl至SECsh相对应的M个远程全局读出放大器RGSAtl至RGSAsh。在某些实施例中，远程全局读出放大器RGSA放大位于节点IORGSA和IORGSAb处的较弱信号SGBL和SGBLb的差动信号。换句话说，读出放大器RGSA放大在位于节点IORGSA和IORGSAb处的信号SGBL和信号SGBLb之间的电压差。为了说明，将在信号SGBL和SGBLb之间的电压差称作全局位线分离(split)或者位线分离。在某些实施例中，当位于节点IORGSA和IORGSAb处的位线分离达到预定电压电平时，读出放大器RGSA放大位于节点IORGSA和IORGSAb处的较弱信号SGBL和SGBLb。驱动器或者缓冲器BUFtl接收为写使能输入信号WEN并且提供写信号WE和远程读出放大器使能信号SSAE。在某些实施例中，通过控制模块(未示出)来生成信号WEN。信号WE激活写驱动器WDtl至WDsh以提供位于节点NGBL和NGBLb处的位线GBL和GBLb上的对应信号SGBL和SGBLb。信号SSAE使能读出放大器RGSAtl和RGSAm+从而读出放大器RGSAtl和RGSAsh放大位于节点IORGSA和IORGSAb处的信号GBL和GBLb。将延迟电路DELAY配置为提供可调节延迟，以控制时间信号SSAE从节点NBUFtl传送至节点IRGSA。与全局位线GBL和GBLb相比较，控制信号线SAE为“较快”线路。在某些实施例中，全局位线GBL上的电阻与全局位线GBLb上的电阻相同。此外，将控制信号线SAE的电阻设计为比全局位线GBL和GBLb的电阻小的多。在某些实施例中，信号线SAE的RC延迟小于全局位线GBL和GBLb的RC延迟很多倍。实际上，在某些实施例中，信号线SAE的宽度大于全局位线GBL和GBLb的宽度。在某些实施例中，控制信号线SAE包括两条连接在一起的不同金属线，用于减小面积和边缘电容。另外地，控制信号线SAE与其他信号线隔离以减小由其他线路所交叉耦合的电容。因此，从节点NBUFtl至对应节点IRGSA所传送的信号SSAE快于从节点NGBL和NGBLb至对应节点IORGSA和IORGSAb所传送的信号SGBL和SGBLb。在某些实施例中，位于节点RGSA和RGSAb处的信号SGBL和SGBLb的位线分离一达到最小预置电压，就将对应远程全局读出放大器RGSA配置为将位线分离放大至全摆幅信号。至此，将信号SSAE配置为使在节点NBUFtl处可用的信号SSAE在对应节点IRGSA处及时可用，以使能对应读出放大器RGSA。换句话说，将远程全局读出放大器RGSA配置为基于在将信号SGBL和SGBLb从节点NGBL和NGBLb传送至节点IORGSA和IORGSAb的时间和将信号SSAE从节点NBUFtl传送至节点IRGSA的时间之间的定时关系来放大较弱信号SGBL和SGBLb的位线分离。在多个实施例中，将线路SAE的RC延迟配置为当节点IORGSA和IORGSAb处的信号SGBL和SGBLb的位线分离达到预定电压时，信号SSAE在节点IRGSA处可用以使 读出放大器RGSA进行放大。在某些实施例中，当信号SSAE达到预定(高)电压值时，信号SSAE足以使能读出放大器RGSA。此外，通过一个或者多个缓冲器BUFJ未示出)来缓冲信号SSAE，以恢复信号强度，同时信号SSAE从节点NBUFtl传送至节点IRSGA。在某些实施例中，进行仿真以确定时间，其中，该时间为位于节点IORGSA和IORGSAb处的较弱信号SGBL和SGBLb的位线分离通过读出放大器RGSA明显放大至预定电压值所花费的时间。然后，确定信号SSAE从节点NBUFtl传送至节点IRGSA花费的时间，以使当位线分离到达预定电压值时，信号SSAE可用于使能读出放大器RGSA，从而读出放大器RGSA放大位线分离。例如，当信号SSAE到达预定高电压值时，信号SSAE足以使能读出放大器RGSA。信号SSAE从节点NBUFtl传送至节点IRSGA花费的时间取决于线路SAE上的电阻、缓冲器NBUFtl的特征、以及通过延迟电路DELAY所生成的可编程延迟。在某些实施例中，电路延迟DELAY可编程并且被配置为提供期望的多种延迟。在将位于节点IORGSA和IORGSAb处的信号SGBL和SGBLb放大至全摆幅以后，放大的和全摆幅信号SGBL和SGBLb传送至对应节点ILSA和ILSAb。实际上，通过写驱动器WD和远程全局读出放大器RGSA来驱动信号SGBL和SGBLb。然后，位于每个存储器组BANK中的局部读出放大器LSA接收位于节点ILSA和ILSAb处的放大的信号，并且将该放大的信号传送至对应局部位线BL和BLb以被写入连接至这些局部位线BL和BLb的存储单元。多个实施例优于其他方法。接下来，在节点NGBL和NGBLb处所生成的信号SGBL和SGBLb表现为节点IORGSA和IORGSAb处的缩小(shrunk)信号，放大这两种信号，然后传送至节点ILSA和ILSAb。用于此放大和传送的时间快于在节点NGBL和NGBLb处所生成的信号SGBL和SGBLb的时间，其中这些信号表现为在节点ILSA和ILSAb处的缩小信号并且放大至可以通过局部读出放大器LSA使用的信号。因此，在通过写驱动器WD提供信号SGBL和SGBLb以后，将信号SGBL和SGBLb传送至局部位线BL和BLb更快，导致更快写入连接至局部位线BL和BLb的存储单元。在多个实施例中，当位于对应存储器组中的节点ILSA和ILSAb处的信号SGBL和SGBLb仍较强时，例如，当将数据写至更接近节点NGBL和NGBLb的存储器组BANK，例如包括BANK0, BANK1, BANK2等时(反之，进一步远离存储器组BANKn_3、BANKn_2、BANKim等)，不使用远程全局读出放大器RGSA。在存储器组BANKim的右侧或者在全局位线GBL和GBLb的端部处所示出的远程读出放大器RGSA是为了说明。读出放大器RGSA的多种位置位于多个实施例的范围内。例如，读出放大器RGSA位于存储器组BANKtl和存储器组BANKim之间的中部，位于从存储器组BANK0至BANKim的2/3或者3/4距离处等。图2为根据某些实施例的存储器200的示图。在电路200中，仅存在位于每个区SEC中的一个全局位线GBLS，而不是如在电路100中所示的两条成对的全局位线GBL和GBLb。因此，在图2中的全局位线GBLS上的信号SGBLS (没有标出)为独立信号，而不是如在图I中所示的电路100中的差动信号。代替第二全局位线信号，使用通过基准电压生成器RVG所生成的基准电压VREF。放大电路RGSAC代替图I中的远程全局读出放大器RGSA，并且放大信号GBLS和基准电压VREF之间的电压差。反之，在图I中的读出放大器RGSA放 大信号SGBL和SGBLb之间的电压差。放大电路RGSAC包括读出放大器SA和高阻抗或者三态缓冲器Hi-Z。信号SAE同时导通或者截止读出放大器SA和缓冲器Hi-Z。当信号SAE较低时，读出放大器SA和缓冲器Hi-Z这两者都截止，用作开路，并且对信号SGBLS没有影响。然而，当信号SAE较高时，读出放大器SA放大信号GBLS和电压VREF之间的电压差，将放大的信号提供给缓冲器Hi-Z。然后，缓冲器Hi-Z将该信号传送回全局位线GBLS。将写驱动器WD和全局读出放大器GSA配置为适用于单条全局位线GBLS。图3为根据某些实施例的存储器300的示图。与存储器200相比较，存储器300没有使用电压VREF，因而不包括基准电压生成器RVG。此外，具有对应反相器INVl和INV2的电路RGSAC2代替参照基准电压VREF放大信号SGBLS的存储器200的电路RGSA。反之，存储器300的电路RGSAC2基于相对反相器INVl的阈值电压放大对应信号GBLS。例如，当位线GBLS上的信号SGBLS到达反相器INV I的反相阈值时，反相器INVl对信号GBLS取反以生成信号0INV1。然后，激活的反相器INV2对信号OINVl取反以将信号SGBLS提供回位线GBLS上。在某些实施例中，反相器INV2具有连接至位线SGBLS的三态输出。信号SSAE直接或者通过反相器INV3激活或者去激活反相器INV2。实际上，电路RGSAC2放大位线GBLS上的信号SGBLS并且将放大信号提供回相同位线GBLS上。因此，电路RGSAC2也为放大电路或者放大器。在某些实施例中，将反相器INVl的阈值电压调节至信号SGBLS要被放大的阈值。换言之，当信号SGBL到达反相器INV I的预定反相阈值时，反相器INV对信号SGBLS取反以提供信号0INV1。通过包括标定大小的反相器INVl的不同方法来进行提供反相器INVl的预定阈值电压的操作。已经描述了多个实施例。然而，可以理解，可以在不背离本发明的主旨和范围的情况下进行多种修改。例如，某些实施例涉及包括第一驱动器、第二驱动器、以及远程读出放大器的电路。将第一驱动器配置为生成第一数据线上的第一数据信号。将第二驱动器配置为生成控制信号线上的控制信号。将远程读出放大器配置为接收第一数据信号、第二数据线上的第二数据信号、以及控制信号。将控制信号线配置为控制信号使能远程读出放大器，从而在位于远程放大器的输入端处的第一数据信号和第二数据信号之间的电压差到达预定值时，放大该电压差。控制信号线的RC延迟小于第一数据线的RC延迟。对于另一实例，某些实施例涉及包括远程全局读出放大器、全局位线、多个存储器组、以及控制线的电路。全局位线具有全局位线信号和全局位线RC延迟。每个存储器组均包括多个局部读出放大器。将局部读出放大器的每个连接至全局位线和局部位线。控制信号具有控制信号和小于全局位线RC延迟的控制线RC延迟。将控制线配置为控制信号使能远程全局读出放大器。用于控制信号在控制线上传送至远程全局读出放大器的时间是基于全局位线RC延迟和控制线RC延迟确定的。对于另一实施例，某些实施例涉及包括写驱动器、远程读出放大器、以及控制驱动器的电路。将写驱动器配置为生成一对数据线上的一对数据信号。将远程读出放大器配置为接收该对数据信号。将控制驱动器配置为生成放大器控制线 上的读出放大器控制信号和写驱动器控制线上的写驱动器控制信号。放大器控制信号线的RC延迟小于该对数据线的每条数据线的RC延迟。将写驱动器控制信号配置为使能写驱动器。当写驱动器生成该对数据信号时，在写驱动器处的该对数据信号之间的第一电压差大于在远程读出放大器处的该对数据信号之间的第二电压差。将放大器控制信号配置为使能远程读出放大器，从而当第二电压差到达预定值时，放大第二电压差。对于另一实例，某些实施例涉及包括第一驱动器、第二驱动器、以及放大器的电路。将第一驱动器配置为生成数据线上的数据信号。将第二驱动器配置为生成控制信号线上的控制信号。将放大器配置为接收位于数据输入节点处的信号并且接收位于控制输入节点处的控制信号。控制信号线的RC延迟小于数据线的RC延迟，以使当在数据线上生成数据信号时，位于第一驱动器处的数据信号的第一电压值不同于位于放大器的数据输入端处的数据信号的第二电压值。将控制信号配置为使能读出放大器，从而在第二电压值到达预定电压值时，放大数据信号。
权利要求
1.一种电路,包括 第一驱动器，被配置为在第一数据线上生成第一数据信号； 第二驱动器，被配置为在控制信号线上生成控制信号；以及 远程读出放大器，被配置为接收所述第一数据信号、第二数据线上的第二数据信号、以及所述控制信号， 其中， 将所述控制信号线配置为所述控制信号启动所述远程读出放大器，从而在位于所述远程读出放大器的输入端处的所述第一数据信号和所述第二数据信号之间的电压差到达预定电压值时，放大所述电压差；以及 所述控制信号线的RC延迟小于所述第一数据线的RC延迟。
2.根据权利要求I所述的电路，其中，所述第二数据信号为基准电压信号。
3.根据权利要求I所述的电路，其中， 通过所述第一驱动器生成所述第二数据信号；以及 所述控制信号线的RC延迟小于所述第二数据信号线的RC延迟。
4.根据权利要求I所述的电路，进一步包括延迟电路，被配置为在所述控制信号线上生成时间延迟。
5.根据权利要求I所述的电路，其中，所述第二驱动器配置为进一步生成驱动器控制信号以控制所述第一驱动器。
6.—种电路,包括 远程全局读出放大器； 全局位线，连接至所述远程全局读出放大器，所述全局位线具有全局位线信号和全局位线RC延迟； 多个存储器组，所述存储器组的每一个均包括多个局部读出放大器，所述局部读出放大器的每一个均连接至所述全局位线和局部位线；以及 控制线，具有控制信号和小于所述全局位线RC延迟的控制线RC延迟，所述控制线被配置为所述控制信号启动所述远程读出放大器， 其中，用于所述控制信号在所述控制线上传送至所述远程全局读出放大器的时间是基于所述全局位线RC延迟和所述控制线RC延迟确定的。
7.—种电路,包括 写驱动器，被配置为在一对数据线上提供一对数据信号； 远程读出放大器，被配置为接收所述一对数据信号；以及 控制驱动器，被配置为在放大器控制线上提供读出放大器控制信号并在写驱动器控制线上提供写驱动器控制信号， 其中， 所述放大器控制信号线的控制RC延迟小于所述一对数据线中的每条数据线的数据RC延迟； 所述写驱动器控制线被配置为所述控制信号启动所述写驱动器； 当所述写驱动器生成所述一对数据信号时，所述写驱动器处的所述一对数据信号之间的第一电压差大于所述远程读出放大器处的所述一对数据信号之间的第二电压差；以及所述放大器控制线被配置为所述放大器控制信号启动所述远程读出放大器，以在所述第二电压差达到预定值时，放大所述第二电压差。
8.—种电路,包括 第一驱动器，被配置为在数据线上生成数据信号； 第二驱动器，被配置为在控制信号线上生成控制信号；以及 放大器，被配置为在数据输入节点处接收所述数据信号并且在控制输入节点处接收所述控制信号， 其中， 所述控制信号线的RC延迟小于所述数据线的RC延迟，从而在所述数据线上生成所述数据信号时，所述第一驱动器处的所述数据信号的第一电压值不同于所述放大器的所述数据输入端处的所述数据信号的第二电压值；以及 所述控制信号线被配置为所述控制信号启动所述读出放大器，以在所述第二电压值达到预定电压值以后放大所述数据信号。
9.根据权利要求8所述的电路，其中， 所述放大器包括反相器，具有所述数据输入节点；以及 所述预定电压值为所述反相器的阈值。
10.根据权利要求9所述的电路，其中， 所述放大器进一步包括第二反相器，被配置为对所述反相器的输出取反；以及 所述控制信号线，被配置为所述控制信号控制所述第二反相器。
全文摘要
一种电路包括第一驱动器、第二驱动器、以及远程读出放大器。将第一驱动器配置为生成第一数据线上的第一数据信号。将第二驱动器配置为生成控制信号线上的控制信号。控制信号的RC延迟小于第一数据线的RC延迟。将远程读出放大器配置为接收第一数据信号、第二数据线上的第二数据信号、以及控制信号。将控制信号线配置为控制信号使能远程读出放大器，从而，如果位于远程读出放大器的输入端处的第一数据信号和第二数据信号之间的电压差达到预定值，则放大该电压差。
文档编号G11C7/06GK102708911SQ201110317860
公开日2012年10月3日 申请日期2011年10月18日 优先权日2011年3月4日
发明者谢尔吉·罗曼诺夫斯基 申请人:台湾积体电路制造股份有限公司