专利名称：一种内存条测试装置及测试方法
技术领域：
本发明提供一种内存条测试装置及测试方法，特别是一种可对内存条进行全面测试的内存条测试装置及测试方法。
背景技术：
电脑使用越来越普遍，已经渗透到各行各业中，电脑配件质量好坏决定了电脑的品质和性能。尤其是内存条，它是连接CPU和其他设备的通道，起到缓冲和数据交换作用， 对电脑和电子设备的稳定性和性能的影响至关重要。现在电子设备和电脑用的内存条一般满足统一的国际标准接口，即所谓的DIMM内存条(Dual-hline-Memory-Modules，即双列直插式存储模块)，这些DIMM内存条根据尺寸和接口的不同有不同的分类，例如=SO-DIMM 200、DIMM 240 等。有了统一的标准接口，电脑厂家常常直接购买标准接口的不同厂家的内存条。而内存条生产厂家良莠不齐，质量有时候波动比较大。这主要表现在两方面，一方面是内存条信号质量有差异，由于走线和PCB材料，以及内存颗粒芯片的不同，内存条颗粒芯片上的信号质量和时序可能差距很大，内存存在访问出错的风险，可能会导致CPU无法启动；第二， 主板的电器特性有差异，比如电源特性的差距，由于主板上提供的电源供电特性不完全一样，而不同型号的存储器颗粒对不同电源特性的供电适应能力不同，可能导致不同品牌的内存颗粒由于电源波动不能工作或者工作出错，影响稳定性。这两方面的原因，导致内存访问可能存在风险。现有测试内存条的装置，测试的时候无法调节各个关键参数，导致无法测试内存条访问每种参数的时序余量大小，不能真实的模拟内存条工作环境，所以致使测试结果与实际应用效果有一些误差。
发明内容
本发明要解决的主要技术问题是，提供一种内存条测试装置及测试方法，能够避免因不能真实模拟内存条工作环境导致的测试不全面，测试结果不够准确的问题。为解决上述技术问题，本发明采用的技术方案如下一种内存条测试装置，包括一个用以放置被测内存条的内存条接口，还包括一个测试控制单元以及一个功能测试单元；所述功能测试单元与所述内存条接口相连；所述测试控制单元与所述功能测试单元相连；所述测试控制单元用于进行内存条测试参数的配置、构建测试模型，以及测试过程控制。进一步地，所述功能测试单元包括电源拉偏测试模块、内存压力测试模块、信号引出测试模块之中的至少一种。更进一步地，所述电源拉偏测试模块包括可调电源、上电时序控制电路和开关元件，其中，所述可调电源和所述开关元件相连接，用于向所述开关元件提供电源；所述上电时序控制电路用于输出开关信号给所述开关元件，所述开关信号根据设定的上电时序生成，用于控制所述开关元件的开通；所述可调电源通过所述开关元件输出拉偏电源，所述拉
3偏电源用于实现对需要拉偏电源的拉偏。更进一步地，所述内存压力测试模块通过可编程地修改读写密度、读写频度、读写次数、访问特定地址和数据对内存条进行性能测试和访问时序余量测试。更进一步地，所述信号引出测试模块通过利用信号测试点对所需测试参数进行引出，并通过测试仪器对内存条接口上关键的信号和所有电源的情况进行测试，以及测试内存条是否符合接口规范和检测故障。一种内存条测试方法，其特征在于，包括以下步骤在内存条接口上安装被测内存条，并上电；测试控制单元生成测试控制信息并将其传送到功能测试单元；功能测试单元根据所述测试控制信息对内存条进行功能测试；测试控制单元判断被测内存条测试结果，并输出测试报告。进一步地，测试控制单元设置测试参数，并通过编程构建测试模型，生成测试控制信息，并将所述测试控制信息传送到功能测试单元。更进一步地，所述测试控制单元生成测试控制信息包括电源拉偏测试信息、内存压力测试信息、信号引出测试信息3种测试信息中的至少一种；所述功能测试单元根据所述测试控制信息分别调用测试种类对应的电源拉偏测试模块、内存压力测试模块或信号引出测试模块对内存条进行功能测试。更进一步地，所述测试控制单元对电源拉偏测试模块配置的电源拉偏测试信息包括电压波动参数与电压拉偏参数，所述电源拉偏测试模块的功能测试为利用所述电源拉偏测试信息对被测内存条进行电压稳定性测试。更进一步地，所述测试控制单元对内存压力测试模块配置的内存压力测试信息包括读写性能参数与关键时序参数，所述内存压力测试模块的功能测试为利用内存压力测试信息对被测内存条进行访问时序余量测试。更进一步地，所述测试控制单元对信号引出测试模块配置的信号引出测试信息包括总线参数、I2C总线参数与电源参数，所述信号引出测试模块利用接收的信号引出测试信息通过信号引出测试点引出测试参数，再通过测试仪器对引出的参数进行信号逻辑分析。本发明的有益效果是通过内存条测试装置以及其测试方法，实现了对内存条的全面测试，模拟了各种实际的内存条应用环境，测试了内存条的稳定性和适应性，并能测试内存条各种参数的时序余量。提高了测试的效率以及测试的全面性。
图1是本发明内存条测试装置结构示意图；图2是本发明电源拉偏测试模块工作示意图；图3是本发明内存压力测试模块工作示意图；图4是本发明信号引出测试模块工作示意图；图5是本发明内存条测试流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面通过具体实施方式
结合附图对本发明作进一步详细说明。请参考图1，本发明内存条测试装置结构示意图，该测试装置，包括一内存条接口、 一测试控制单元以及一个功能测试单元。该功能测试单元与内存条接口相连；测试控制单元与功能测试单元相连。在本实施方式中，功能测试单元主要包括电源拉偏测试模块、内存压力测试模块、信号引出测试模块。请参考图2，本发明电源拉偏测试模块工作示意图，在本实施方式中，电源拉偏测试模块通过测试控制单元预先配置好的电源拉偏测试信息，调节被测内存条电源电压，调节的方式可以为调节任意电压的变化和变化速率周期，也可以几种供电电压分别或一起调节，还可以在电源上增加一定程度的波纹和噪音。请参考图3，本发明内存压力测试模块工作示意图，在本实施方式中，内存压力测试模块主要通过测试控制单元预先配置好的内存压力测试信息实现对内存条的功能和时序测试。功能方面，在测试控制单元的控制下，测试方法可以任意编程，测试周期和时间可以随意控制，即可编程地修改读写密度、读写频度、读写次数、访问特定地址和数据等操作， 可以模拟各种极端应用情况，内存条的工作模式也可以调节；时序测试方面，根据内存标准中规定的关键参数，测试装置改变总线上的一些时序，测试被测内存条的访问时序余量，以验证内存的可靠性和适应性。请参考图4，本发明信号引出测试模块工作示意图，在本实施方式中，信号引出测试模块可以通过测试控制单元预先配置好的信号引出测试信息，通过信号引出测试点对需要测试的关键参数进行引出，再用测试仪器(如示波器、万用表等)测试内存条接口上关键的信号和所有电源的情况，用于测试内存条是否符合接口规范，测试故障等。引出的信号包括DDfoi总线、1 总线和电源参数，信号引出测试点最好放在内存条接口和功能测试单元的路径上，避免产生无谓的分叉，做到最小程度的影响信号的信号完整性。本发明还提供一种内存条测试方法，其通过上述内存条测试装置对内存条进行全面的测试，请参考图5，本发明内存条测试流程图，该测试方法包括以下步骤在内存条接口上安装被测内存条，并上电；测试控制单元设置测试参数，并通过编程构建测试模型，生成测试控制信息，并将测试控制信息传送到功能测试单元；功能测试单元根据所述测试控制信息对内存条进行功能测试；其中测试控制信息包括电源拉偏测试信息、内存压力测试信息、信号引出测试信息；而电源拉偏测试信息主要包括电压波动参数与电压拉偏参数，电源拉偏测试模块利用接收的电源拉偏测试信息对被测内存条进行电压稳定性测试；内存压力测试信息主要包括读写性能参数与关键时序参数，内存压力测试模块利用接收的内存压力测试信息对被测内存条进行性能和访问时序余量测试；信号引出测试信息主要包括DDfoi总线参数与1 总线参数，信号引出测试模块利用接收的信号测试信息通过信号引出测试点引出测试参数；再通过示波器或者万用表等测试仪器对被测内存条进行信号逻辑分析；测试控制单元判断被测内存条测试结果，并输出测试报告。在本实施方式中，功能测试单元的三种测试模块组合为最优测试方式，除了可以用以上的三种测试模块的组合外，还可以用三种测试模块中的任意一种或任意两种模块进
5行组合，相应的，测试控制单元生成测试控制信息应与使用的测试模块组合相对应。在本实施方式中，功能测试单元所包含的三种测试模块为较常用测试模块，还可以增加其他检测模块用于对内存条进行其他功能性检测。以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
权利要求
1.一种内存条测试装置，包括一个用以放置被测内存条的内存条接口，其特征在于，还包括一个测试控制单元以及一个功能测试单元；所述功能测试单元与所述内存条接口相连；所述测试控制单元与所述功能测试单元相连；所述测试控制单元用于进行内存条测试参数的配置、构建测试模型，以及测试过程控制。
2.如权利要求1所述的内存条测试装置，其特征在于，所述功能测试单元包括电源拉偏测试模块、内存压力测试模块、信号引出测试模块之中的至少一种。
3.如权利要求2所述的内存条测试装置，其特征在于，所述电源拉偏测试模块包括可调电源、上电时序控制电路和开关元件，其中，所述可调电源和所述开关元件相连接，用于向所述开关元件提供电源；所述上电时序控制电路用于输出开关信号给所述开关元件，所述开关信号根据设定的上电时序生成，用于控制所述开关元件的开通；所述可调电源通过所述开关元件输出拉偏电源，所述拉偏电源用于实现对需要拉偏电源的拉偏。
4.如权利要求2所述的内存条测试装置，其特征在于，所述内存压力测试模块通过读写性能参数与关键时序参数对内存条进行性能测试和访问时序余量测试。
5.如权利要求2所述的内存条测试装置，其特征在于，所述信号引出测试模块通过利用信号测试点对所需测试参数进行引出，并通过测试仪器对内存条接口上关键的信号和所有电源的情况进行测试，以及测试内存条是否符合接口规范和检测故障。
6.一种内存条测试方法，其特征在于，包括以下步骤在内存条接口上安装被测内存条，并上电；测试控制单元生成测试控制信息并将其传送到功能测试单元；功能测试单元根据所述测试控制信息对内存条进行功能测试；测试控制单元判断被测内存条测试结果，并输出测试报告。
7.如权利要求6所述的内存条测试方法，其特征在于，测试控制单元设置测试参数，并通过编程构建测试模型，生成测试控制信息，并将所述测试控制信息传送到功能测试单元。
8.如权利要求6或7所述的内存条测试方法，其特征在于，所述测试控制单元生成测试控制信息包括电源拉偏测试信息、内存压力测试信息、信号引出测试信息3种测试信息中的至少一种；所述功能测试单元根据所述测试控制信息分别调用测试种类对应的电源拉偏测试模块、内存压力测试模块或信号引出测试模块对内存条进行功能测试。
9.如权利要求8所述的内存条测试方法，其特征在于，所述测试控制单元对电源拉偏测试模块配置的电源拉偏测试信息包括电压波动参数与电压拉偏参数，所述电源拉偏测试模块的功能测试为利用所述电源拉偏测试信息对被测内存条进行电压稳定性测试。
10.如权利要求8所述的内存条测试方法，其特征在于，所述测试控制单元对内存压力测试模块配置的内存压力测试信息包括读写性能参数与关键时序参数，所述内存压力测试模块的功能测试为利用内存压力测试信息对被测内存条进行性能测试和访问时序余量测试。
11.如权利要求8所述的内存条测试方法，其特征在于，所述测试控制单元对信号引出测试模块配置的信号引出测试信息包括总线参数、I2C总线参数与电源参数，所述信号引出测试模块利用接收的信号引出测试信息通过信号引出测试点引出测试参数，再通过测试仪器对弓I出的参数进行信号逻辑分析。
全文摘要
本发明公开了一种内存条测试装置及测试方法。本发明的内存条测试装置包括一内存条接口、一测试控制单元以及一个功能测试单元，该功能测试单元与内存条接口相连，测试控制单元与功能测试单元相连。其中功能测试单元包括电源拉偏测试模块、内存压力测试模块、信号引出测试模块之中的至少一种模块。本发明的内存条测试装置及测试方法，能够避免因不能真实模拟内存条工作环境导致的测试不全面，测试结果不够准确的问题，提高了测试的效率以及测试的全面性。
文档编号G11C29/56GK102339650SQ201110320418
公开日2012年2月1日 申请日期2011年10月20日 优先权日2011年10月20日
发明者时洵, 瞿世尊 申请人:中兴通讯股份有限公司