专利名称：一种基于相变存储单元的可编程电平转换器及其实现方法
技术领域：
本发明涉及一种集成电路，尤其是涉及一种基于相变存储单元的可编程电平转换器的集成电路。
背景技术：
在新一代电子电路设计中，随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，从而提高了系统设计的复杂性。例如，当1.1V的数字电路与工作在
3.3V的模拟电路进行通信时，需要首先解决两种电平的转换问题，这时就需要电平转换器。随着不同工作电压的各种集成电路的不断涌现，芯片集成度的提高，工艺不断进步。逻辑电平转换的必要性更加突出，电平转换方式也将随逻辑电压、数据总线的形式以及数据传输速率的不同而改变。现在虽然许多逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换(如将5V电平转换至3V电平)，但极少有逻辑电路芯片能够将较低的逻辑电平转换成较高的逻辑电平(如将3V逻辑转换至5V逻辑)。另外，电平转换器虽然也可以用晶体管甚至电阻和二极管的组合来实现，但因受寄生电容的影响，这些方法大大限制了数据的传输速率。尽管宽字节的电平转换器已经商用化，但是这些器件具有较大的封装尺寸、较多的引脚数和I/O方向控制引脚，因而不适合小型串行或外设接口和更高速率的总线。如果存在多个电平之间的转换，用这些器件组成的系统复杂度也会比较高。并且不具备可编程和集成度高的特点。很多电子系统继续向更低的电压信号水平转移。这个发展潮流背后的动力是对减少功耗的需求以及微处理器功能的增加和速度的提高。更快的整流速度和降低信号噪声等方面的进步既方便了设计者，也向他们提出了新的挑战。微处理器在向较低的电压水平进军的过程中一马当先。处理器I/o电压正从1. 8V转移到1. 5V，而内核电压能够低于IV。下一代微处理器甚至将采用更低的电压。外围设备组件的电压虽然也在降低，但水平通常落后于处理器一代左右。电压降低方面的发展不均带来了系统设计者必须解决的关键性难题——如何在信号电平之间进行可靠的转换。正确的信号电平可以保证系统的可靠工作，它们能够防止敏感的集成电路因过高或者过低的电压条件而受损。但是通常的电平转换器不具有转换电压片上连续可调以及非挥发可编程的特点。本发明克服了现有技术中不具备可编程功能、电压不连续可调和集成度不高的缺陷，提出了一种基于相变存储单元的可编程电平转换器及其实现方法。本发明集成度高，且具备了可编程、电压连续可调的功能。本发明中应用的相变存储单元具有非挥发的存储功能，即使掉电，仍然可以记录以前设定的高低电平的调节值，因此电路具有电平连续可调，与CMOS工艺兼容，非挥发和可编程的特点。
发明内容
本发明提出了一种基于相变存储单元的可编程电平转换器，其特征在于，所述基于相变存储单元的可编程电平转换器包括电平转换电路与两个转换电压控制电路，所述电平转换电路与转换电压控制电路串联连接；所述转换电压控制电路控制输出至所述电平转换电路的高低电平；所述电平转换电路通过输入信号与所述转换电压控制电路实现高低电压信号的转换及输出电平的控制。其中，所述电平转换电路包括两个NMOS晶体管、两个PMOS晶体管、反相器、低压信号输入端与两个输出端。所述NMOS晶体管的源极与所述转换电压控制电路连接，所述NMOS晶体管的栅极与所述低压信号输入端连接，所述NMOS晶体管的栅极通过所述反相器与所述低压信号输入端连接，所述NMOS晶体管的漏极与所述输出端连接，所述NMOS晶体管的漏极与所述输出端连接。所述PMOS晶体管的源极与所述转换电压控制电路连接，所述PMOS晶体管的漏极与所述输出端连接；所述PMOS晶体管的栅极与所述输出端连接，所述PMOS晶体管的漏极与所述输出端连接。其中，所述转换电压控制电路包括相变存储单元、NMOS晶体管与信号输入端；所述相变存储单元的一端与电源连接，另一端与所述NMOS晶体管的漏极连接；所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极与所述电平转换电路连接，所述NMOS晶体管的栅极与所述信号输入端连接。其中，所述相变存储单元也可以用快速闪存(FLASH) /电可擦只读存储器存储单元来替换。其中,所述相变存储单元的材料包括锗铺締、娃铺締、招铺締。其中，所述NMOS晶体管可以用PMOS晶体管代替。本发明还提出一种基于相变存储单元的可编程电平转换器的实现方法，其特征在于，包括以下步骤
步骤一，通过控制所述转换电压控制电路中的所述NMOS晶体管的栅极，调节所述相变存储单元的电流，控制所述相变存储单元的电阻值的大小；
步骤二，控制所述电平转换电路中的低压信号输入端的逻辑信号，调节所述输出端的高低电平输出。其中，所述步骤二中，在所述电平转换电路中，所述低压信号输入端的逻辑信号为I时，所述NMOS晶体管导通，所述NMOS晶体管截止，所述PMOS晶体管导通，所述PMOS晶体管截止，所述输出端输出低电平，所述输出端输出高电平；所述低压信号输入端的逻辑信号为0时，所述NMOS晶体管截止，所述NMOS晶体管导通，所述PMOS晶体管截止，所述PMOS晶体管导通，所述输出端输出高电平，所述输出端输出低电平。本发明是在电路中通过改变相变存储单元的电阻状态来得到目标转换电平，它包括一个电平转换电路和两个转换电压控制电路。电平转换电路可实现输入低电压信号到输出高电压信号的转换。转换电压控制电路可实现对输出信号高低电平的控制。相变存储单元的阻值可以通过施加不同大小的电流脉冲来调节，从而获得输出高低电平的连续可调。此外相变存储单元具有非挥发的存储功能，即使掉电，仍然可以记录以前设定的高低电平的调节值，因此电路具有电平连续可调，与CMOS工艺兼容，非挥发和可编程的特点。
图1是本发明基于相变存储单元的可编程电平转换器及其实现方法中实施例的示意图。
具体实施例方式结合以下具体实施例和附图，对本发明作进一步的详细说明，本发明的保护内容不局限于以下实施例。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中，并且以所附的权利要求书为保护范围。如图1，2-NM0S晶体管，4- NMOS晶体管，6-PM0S晶体管，8- PMOS晶体管，10-反相器，12- NMOS晶体管，14- NMOS晶体管，16-转换电压控制电路，18-转换电压控制电路，20-电平转换电路,24-低压信号输入端,26-信号输入端，28-信号输入端，30-输出端，32-输出端，34-相变存储单元，36-相变存储单元，38-高压电源，39-低压电源，40-接地。本实施例提供了一种基于相变存储单元的可编程电平转换器的实现电路。其中，相变存储单元34、36所连接的电源包括高压电源38和低压电源39.如图1所示，本发明包括一个电平转换电路20，两个转换电压控制电路16、18。电平转换电路20由NMOS晶体管2、NMOS晶体管4、PM0S晶体管6和PMOS晶体管8组成。转换电压控制电路18由NMOS晶体管12和相变存储单元34组成。相变存储单元34的一端与NMOS晶体管12的漏极连接，另一端与高压电源38连接。NMOS晶体管12的漏极连接PMOS晶体管6、8的源极，NMOS晶体管12的源极接地40，栅极连接信号输入端28。转换电压控制电路16包括NMOS晶体管14、相变存储单元36、信号输入端26。相变存储单元36的一端连接NMOS晶体管14的漏极，另一端连接低压电源39，NMOS晶体管14的漏极与NMOS晶体管2、4的源极连接，源极接地40，栅极与输入信号26连接。低压信号输入端24输入到晶体管2的栅极和反相器10，10的输出端连接到晶体管4的栅极。反相器10的电源为低压电源。晶体管4的漏极连接到PMOS晶体管8的栅极和PMOS晶体管6的漏极以及输出端32，NMOS晶体管2的漏极连接到PMOS晶体管6的栅极和PMOS晶体管8的漏极以及输出端30。PMOS晶体管6的源极和PMOS晶体管8的源极连接。NMOS晶体管4的源极连接NMOS晶体管2的源极。对于转化电压控制电路18和16是由相变存储单元和NM0SNM0S晶体管组成，通过控制相变存储器单元的电阻值及NMOS晶体管12、14的栅电压，转换电压控制电路16、18可以达到NMOS晶体管2、4、6、8的导通电压，进而控制输出端30、32的电压。相变存储单元也可以用快速闪存(FLASH)/电可擦只读存储器存储单元来替换，实现相同的功能。表I归纳了上述工作状态时实施例中各关键节点和元件的状态。如表I所示，当低压信号输入端24输入低压的逻辑信号“ I ”使NMOS晶体管2导通，NMOS晶体管4截止，则输出端30输出低电平，其电压值受转换电压控制电路16控制，输出的低电平使PMOS晶体管6导通，输出端32输出高电平，其电压值受转换电压控制电路18控制，此时PMOS晶体管8截止。当低压信号输入端24输入的逻辑信号“0”使NMOS晶体管2截止。经过反相器10后，使NMOS晶体管4导通，则输出端32输出低电平，其电压值受转换电压控制电路16控制，输出的低电平使PMOS晶体管8导通，输出端30输出高电平，其电压值受转换电压控制电路18控制，此时PMOS晶体管6截止。输出端30、32的高电平是由相变存储单元34的阻值和晶体管12的阻值分压决定的。信号输入端28的输入信号可以调节NMOS晶体管12的导通状态，同样输出端30、32的低电平是由相变存储单元36和NMOS晶体管14决定的。转换电压控制电路16、18中相变存储单元34、36具有可编程的功能，对于相变存储单元34的编程，可以通过控制NMOS晶体管12的栅极来实现，即给予一个脉冲信号来控制通过相变存储单元的编程电流，进而控制其编程电阻值的大小。对于相变存储单元36的编程，可以通过控制NMOS晶体管14的栅极来实现，即给予一个脉冲信号来控制通过相变存储单元来编程电流，进而控制其编程电阻值的大小。编程时，电平转换电路16、20没有直流通路，低压信号输入端24可以是0也可以是1。由于相变材料的特性，相变存储单元34、36具有反复编程和保存电阻状态的能力，即输出端30、32的输出高低电平可根据不同时刻的不同要求进行编程，而且其编程电阻值在系统掉电后仍然可以被保存。
权利要求
1.一种基于相变存储单元的可编程电平转换器，其特征在于，所述基于相变存储单元的可编程电平转换器包括电平转换电路(20)与两个转换电压控制电路(16、18)，所述电平转换电路(20)与转换电压控制电路(16、18)串联连接；所述转换电压控制电路(16、18)控制输出至所述电平转换电路(20)的高低电平；所述电平转换电路(20)通过输入信号与所述转换电压控制电路(16、18 )实现高低电压信号的转换及输出电平的控制。
2.如权利要求1所述基于相变存储单元的可编程电平转换器，其特征在于，所述电平转换电路(20 )包括两个NMOS晶体管(2、4 )、两个PMOS晶体管(6、8 )、反相器(10 )、低压信号输入端(24)与两个输出端(30、32)； 所述NMOS晶体管(2、4)的源极与所述转换电压控制电路(16)连接，所述NMOS晶体管(2)的栅极与所述低压信号输入端(24)连接，所述NMOS晶体管(4)的栅极通过所述反相器(10)与所述低压信号输入端(24)连接，所述NMOS晶体管(2)的漏极与所述输出端(30)连接，所述NMOS晶体管(4)的漏极与所述输出端(32)连接； 所述PMOS晶体管(6、8)的源极与所述转换电压控制电路(18)连接，所述PMOS晶体管(6)的栅极与所述输出端(30)连接，所述PMOS晶体管(6)的漏极与所述输出端(32)连接；所述PMOS晶体管(8)的栅极与所述输出端(32)连接，所述PMOS晶体管(8)的漏极与所述输出端(30)连接。
3.如权利要求1所述基于相变存储单元的可编程电平转换器，其特征在于，所述转换电压控制电路(16、18)包括相变存储单元(36、34)、NM0S晶体管(14、12)与信号输入端(26、28);所述相变存储单元(36、34)的一端与电源连接，另一端与所述NMOS晶体管(14、12)的漏极连接；所述NMOS晶体管(14、12)的源极接地，所述NMOS晶体管(14、12)的漏极与所述电平转换电路(20)连接，所述NMOS晶体管(14、12)的栅极与所述信号输入端(26、28)连接。
4.如权利要求3所述基于相变存储单元的可编程电平转换器，其特征在于，所述相变存储单元(36、34)也可以用快速闪存、电可擦只读存储器存储单元来替换。
5. 如权利要求3所述基于相变存储单元的可编程电平转换器，其特征在于，所述相变存储单元(36、34 )的材料包括锗铺締、娃铺締、招铺締。
6.如权利要求3所述的基于相变存储单元的可编程电平转换器，其特征在于，所述NMOS晶体管(12、14)也可以用PMOS晶体管。
7.如权利要求1-6中任一项权利要求所述的基于相变存储单元的可编程电平转换器的实现方法，其特征在于，包括以下步骤 步骤一，通过控制所述转换电压控制电路(16、18)中的所述NMOS晶体管(12、14)的栅极，调节所述相变存储单元(34、36)的电流，控制所述相变存储单元(34、36)的电阻值的大小; 步骤二，控制所述电平转换电路(20)中的低压信号输入端(24)的逻辑信号，调节所述输出端(30、32)的高低电平输出。
8.如权利要求7所述基于相变存储单元的可编程电平转换器的实现方法，其特征在于，所述步骤二中，在所述电平转换电路(20)中，所述低压信号输入端(24)的逻辑信号为I时，所述NMOS晶体管(2)导通，所述NMOS晶体管(4)截止，所述PMOS晶体管(6)导通，所述PMOS晶体管(8)截止，所述输出端(30)输出低电平，所述输出端(32)输出高电平；所述低压信号输入端(24)的逻辑信号为0时，所述NMOS晶体管(2)截止，所述NMOS晶体管(4)导通， 所述PMOS晶体管(6 )截止，所述PMOS晶体管(8 )导通，所述输出端(30 )输出高电平，所述输出端(32)输出低电平。
全文摘要
本发明公开了一种基于相变存储单元的可编程电平转换器及其实现方法，所述基于相变存储单元的可编程电平转换器包括电平转换电路与两个转换电压控制电路，所述电平转换电路与转换电压控制电路串联连接；所述转换电压控制电路控制输出至所述电平转换电路的高低电平；所述电平转换电路通过输入信号与所述转换电压控制电路实现高低电压信号的转换及输出电平的控制。本发明集成度高，且具备了可编程、电压连续可调的功能。
文档编号G11C16/06GK103065680SQ20111031995
公开日2013年4月24日 申请日期2011年10月20日 优先权日2011年10月20日
发明者亢勇, 陈邦明 申请人:上海新储集成电路有限公司