专利名称：一种nvm内建自测电路的仿真测试系统的制作方法
技术领域：
本发明涉及一种NVM(Non-Volatile Memory,非易失性存储器)的仿真测试系统。
背景技术：
内建自测(Built-1n Self Test，简称BIST)技术是在电路设计中植入提供自我检测功能功能的电路，以此降低器件测试对自动测试设备(ATE)的依赖程度。BIST技术可以应用于几乎所有电路，因此在半导体工业被广泛应用。
例如，在NVM中普遍使用的BIST技术包括在NVM电路中植入测试图形发生电路、时序电路、模式选择电路和调试测试电路等，它们被统称为BIST电路。
请参阅图1，这是一种现有的NVM的BIST电路的仿真测试系统。该系统包括有测试主机I ;多个模拟模块21、22、23、……；NVM芯片电路31 ；NVM的BIST电路32。
该系统对NVM的BIST电路32进行测试的过程如下。测试主机I通过接口总线STROBE、TDIO、TCK向N VM的BIST电路32发送测试指令。所述测试指令包括测试模式(TESTM0DE)等。NVM的BIST电路32执行接收到的指令，对NVM芯片电路31和各模拟模块21、22、23、……进行操作。NVM的BIST电路32再接收NVM芯片电路31和各模拟模块21、22、23、......所生成的仿真波形进行仿真正确性的验证。
上述NVM的BIST电路的仿真测试系统具有以下缺点。其一是波形检测效率低。其二是工作量大。其三是调试困难。其四是不能提供硅片测试机台测试向量。其五是不能自动检测测试向量的完整性。发明内容
本发明所要解决的技术问题是提供一种对NVM的BIST电路进行自动检测的仿真测试系统，该系统可实现测试指令检测、指令执行时序检测、数据正确性检测及信息输出功倉泛。
为解决上述技术问题，本发明一种NVM的BIST电路的仿真测试系统包括有测试主机；多个模拟模块、NVM芯片电路、NVM的BIST电路、自动检测模块；
所述NVM内建自测电路与测试主机、各个模拟模块、NVM芯片电路相连接；
所述自动检测模块与测试主机、各个模拟模块、NVM芯片电路、NVM内建自测电路相连接；
所述自动检测模块具体包括:
对NVM内建自测电路的接口信号连接的准确性、以及NVM内建自测电路所接收指令的准确性进行检测的接口信号检测模块；
对系统状态及各状态下的信号进行检测的系统状态检测模块；
对NVM内建自测电路所接收指令的时序、并对各模拟模块和NVM内建自测电路的接口信号的时序进行检测的指令执行时序检测模块；
对测试向量进行统计、并对测试向量的完整性进行检测的测试完整性检测模块；
输出指令信息、指令执行时序信息、指令执行数据信息、错误信息、错误原因的数据输出模块；以及
对NVM内建自测电路所接收指令输出为测试向量的测试向量输出模块。
本发明实现了对NVM的BIST电路的自动检测、数据输出和测试向量输，具有如下优点:
其一，实现了系统的状态检测，自动完成了各状态下的信号检测。
其二，实现了 BIST电路的接口信号及指令检测，及各指令执行时序及数据检测。
其三，实现了检测信息的分类详细输出。
其四，提供了测试向量的输出，可直接供硅片测试机台用。
其五，完成了测试完成性的检测，保证测试向量的完整性。
因此，通过 本发明的仿真测试系统，可以大大减少对NVM的BIST电路进行检测的工作量，并保证了测试的完整性。
图1是一种现有的NVM的BIST电路的仿真测试系统的结构示意图2是本发明的NVM的BIST电路的仿真测试系统的结构示意图。
图中附图标记说明:
I为测试主机；21、22、23、……为各模拟模块；31为NVN芯片电路；32为NVM的BIST电路；4为自动检测模块；41为接口信号检测模块；42为系统状态检测模块；43为指令执行时序检测模块；44为测试完整性检测模块；45为数据输出模块；46为测试向量输出模块。
具体实施方式
请参阅图2，这是本发明一种NVM的BIST电路的仿真测试系统。该系统包括有测试主机I ;多个模拟模块21、22、23、……;NVM芯片电路31 ；NVM的BIST电路32 ；自动检测模块4。
所述NVM的BIST电路32与测试主机1、各个模拟模块21、22、23、……、NVM芯片电路31相连接。测试主机1、多个模拟模块21、22、23、……和NVM芯片电路31构成NVM的BIST电路32的正常工作环境。
所述自动检测模块4与测试主机1、各个模拟模块21、22、23、……、NVM芯片电路3UNVM的BIST电路32相连接。该自动检测模块4对所连接的各模块进行检测，实现数据检测和时序检测，并能对相关问题进行分析定位。
所述自动检测模块4具体包括:
——对NVM的BIST电路32的接口信号连接的准确性、以及NVM的BIST电路所接收指令的准确性进行检测的接口信号检测模块41 ；
——对系统状态及各状态下的信号进行检测的系统状态检测模块42 ；
——对NVM的BIST电路32所接收指令的时序、并对各模拟模块21、22、23、……和NVM的BIST电路32的接口信号的时序进行检测的指令执行时序检测模块43 ；
—对测试向量进行统计、并对测试向量的完整性进行检测的测试完整性检测模块44 ；
—输出指令信息、指令执行时序信息、指令执行数据信息、错误信息、错误原因的数据输出模块45 ；以及
——对NVM的BIST电路32所接收指令输出为测试向量的测试向量输出模块46。
该系统对NVM的BIST电路32进行测试的过程如下。
测试主机I通过接口总线STROBE、TDIO、TCK向NVM的BIST电路32发送测试指令。所述测试指令包括测试模式(TESTM0DE)等。NVM的BIST电路32执行接收到的指令，对NVM芯片电路31和各模拟模块21、22、23、……进行操作。NVM的BIST电路32再接收NVM芯片电路31和各模拟模块21、22、23、……所生成的仿真波形。与此同时，自动检测模块4进行同步检测:
接口信号检测模块41检测NVM的BIST电路32的接口信号，并对NVM的BIST电路32所接收到的指令与测试主机I所发送的指令进行自动比对，检测指令发送的正确性；还检测NVM的BIST电路32与测试主机I的接口信号连接的正确性。
系统状态检测模块43检测系统当前的状态是否处于仿真初始、复位开始、复位结束、系统初始、系统执行及测试模式和非测试模式等，并检测各状态下相关信号是否跟设计规格一致。
指令执行时序检测模块43根据检测到的有效指令分析其时序，如信号宽度、建立保持时间、信号顺序等，并据此对各模拟模块21、22、23、……和NVM芯片电路31的相关接口信号进行检测，确认其时序正确。`
测试完整性检测模块44根据检测到的有效指令，判断当前数据的正确性。还对测试向量进行统计，完成测试向量完整性的检测。
自动检测模块4的测试结果通过数据输出模块45进行输出，包括系统状态、当前测试、指令信息(例如当前指令)，指令执行时序信息、指令执行数据信息、错误信息、错误原因、检测完整性等，均分类输出。
测试向量输出模块46将测试向量按16进制、8进制、2进制输出，可供硅片测试机台直接使用，方便了硅片测试机台调试。
所述NVM的BIST电路的仿真检测系统通过自动检测，可自动检测出NVM的BIST电路32与NVM芯片电路31在连接和执行中存在的问题，并定位到相应的电路和指令，真正实现了对BIST电路的自动检测。该系统可大大减少仿真测试时间，加速问题定位，使检测更加准确。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种NVM内建自测电路的仿真测试系统，其特征是,包括有测试主机；多个模拟模块、NVM芯片电路、NVM内建自测电路、自动检测模块； 所述NVM内建自测电路与测试主机、各个模拟模块、NVM芯片电路相连接； 所述自动检测模块与测试主机、各个模拟模块、NVM芯片电路、NVM内建自测电路相连接； 所述自动检测模块具体包括: 对NVM内建自测电路的接口信号连接的准确性、以及NVM内建自测电路所接收指令的准确性进行检测的接口信号检测模块； 对系统状态及各状态下的信号进行检测的系统状态检测模块； 对NVM内建自测电路所接收指令的时序、并对各模拟模块和NVM内建自测电路的接口信号的时序进行检测的指令执行时序检测模块； 对测试向量进行统计、并对测试向量的完整性进行检测的测试完整性检测模块； 输出指令信息、指令执行时序信息、指令执行数据信息、错误信息、错误原因的数据输出丰旲块；以及 对NVM内建自测电路所接收指令输出为测试向量的测试向量输出模块。
2.根据权利要求1所述的NVM内建自测电路的仿真测试系统，其特征是，所述接口信号检测模块检测NVM内建自测电路与测试主机的接口信号连接的正确性。
3.根据权利要求1所述的NVM内建自测电路的仿真测试系统，其特征是，所述接口信号检测模块还对NVM内建自测电路所接收到的指令与测试主机所发送的指令进行自动比对，检测指令发送的正确性。
4.根据权利要求1所述的NVM内建自测电路的仿真测试系统，其特征是，所述系统状态检测模块检测系统当前的状态是否为仿真初始、复位开始、复位结束、系统初始、系统执行、测试模式、非测试模式，并检测各状态下的信号是否跟设计规格一致。
5.根据权利要求1所述的NVM内建自测电路的仿真测试系统，其特征是,所述指令执行时序检测模块43对NVM内建自测电路所接收指令的时序进行分析，分析内容包括信号宽度、建立保持时间、信号顺序；并据此对各模拟模块和NVM芯片电路的接口信号的时序进行检测，确认其时序正确。
6.根据权利要求1所述的NVM内建自测电路的仿真测试系统，其特征是，所述测试完整性检测模块还根据检测到的指令判断当前数据的正确性。
7.根据权利要求1所述的NVM内建自测电路的仿真测试系统，其特征是，所述自动检测模块的测试结果通过数据输出模块进行分类输出，所述测试结果包括系统状态、当前测试、指令信息，指令执行时序信息、指令执行数据信息、错误信息、错误原因、检测完整性。
8.根据权利要求1所述的NVM内建自测电路的仿真测试系统，其特征是，所述测试向量输出模块将测试向量按16进制、8进制、2进制输出供硅片测试机台直接使用。
全文摘要
本发明公开了一种NVM内建自测电路的仿真测试系统，包括有测试主机；多个模拟模块、NVM芯片电路、NVM内建自测电路、自动检测模块。所述自动检测模块具体包括接口信号检测模块、系统状态检测模块、指令执行时序检测模块、测试完整性检测模块、数据输出模块以及测试向量输出模块。通过本发明的仿真测试系统，可以大大减少对NVM内建自测电路进行检测的工作量，并保证了测试的完整性。
文档编号G11C29/12GK103137211SQ20111038839
公开日2013年6月5日 申请日期2011年11月29日 优先权日2011年11月29日
发明者雷冬梅, 赵锋, 张爱东 申请人:上海华虹Nec电子有限公司