周期信号发生电路相关申请的交叉引用本申请要求2012年5月25日向韩国知识产权局提交的申请号为10-2012-0056371的韩国专利申请的优先权，其全部内容通过引用合并于此。
背景技术：
一般而言，半导体存储器件可以分为易失性或非易失性存储器件。易失性存储器件在电源中断时会丢失其储存的数据，而非易失性存储器件即使在电源中断时仍能保留其储存的数据。易失性存储器件包括动态随机存取存储（dynamicrandomaccessmemory，DRAM）器件和静态随机存取存储（staticrandomaccessmemory，SRAM）器件。SRAM器件的单位单元可以包括触发器电路（例如，两个交叉耦接的反相器）和两个开关元件。因而，SRAM单元只要有电源供应，就可以稳定地储存它们的数据。此外，DRAM器件的单位单元可以包括用作开关元件的单元晶体管和用作数据储存元件的单元电容器。如果单元晶体管导通，则单元电容器将会经由单元晶体管而被充电，以将数据比特储存在电容器中。在DRAM器件中，即使单元晶体管关断，泄漏电流也会经由单元晶体管发生。因而，储存在电容器中的数据（例如，电荷）会随着时间流逝而丢失。因而，需要对单元电容器周期性地再充电，以保留其储存的数据。刷新操作可以分为自动刷新操作或自刷新操作。自动刷新操作可以通过从存储器控制器中输出的刷新命令来执行，而自刷新操作可以通过在DRAM器件中内部产生的自刷新信号来执行。可以根据在DRAM器件中确定的刷新周期时间来周期性地执行自刷新操作。刷新周期时间可以通过与单元晶体管能保留最少电荷的最大时间相对应的数据保留时间来确定，所述最少电荷是读取正确的逻辑数据所需要的。数据保留时间会受单元晶体管的泄漏电流特性影响，并且单元晶体管的泄漏电流特性会根据DRAM器件的内部温度而变化。因而，数据保留时间会受DRAM器件的内部温度的影响。由于泄漏电流随着DRAM器件的内部温度的增加而增加，所以数据保留时间随着内部温度的增加而减小，反之亦然。因而，应当设计刷新电路使得根据DRAM器件的内部温度而改变刷新周期时间。即，应当减小刷新周期时间以保证随着DRAM器件的内部温度的升高，DRAM器件的成功操作。另一方面，应当增加刷新周期时间以随着DRAM器件的内部温度的降低，而减小DRAM器件的功耗。现有的DRAM器件包括周期信号发生电路以根据DRAM器件的内部温度来控制刷新周期时间。图1是说明现有的周期信号发生电路的框图。如图1所示，现有的周期信号发生电路包括第一振荡器11、第二振荡器12、温度传感器13以及选择输出单元14。第一振荡器11产生具有稳定周期（例如，恒定的周期时间）的第一振荡信号OSC1而不管周期信号发生电路的内部温度如何。第二振荡器12产生周期根据内部温度变化的第二振荡信号OSC2。温度传感器13产生在预定的温度从一个电平转变成另一个电平的温度信号TS。选择输出单元14响应于温度信号TS而接收第一振荡信号OSC1和第二振荡信号OSC2，并且输出周期信号PSRF。当在比预定的温度低的温度产生温度信号TS时，选择输出单元14输出第一振荡信号OSC1作为周期信号PSRF。另一方面，当在比预定的温度高的温度产生温度信号TS时，选择输出单元14输出第二振荡信号OSC2作为周期信号PSRF。如上所述，从现有的周期信号发生电路中输出的周期信号PSRF在比预定的温度低的温度使用第一振荡信号OSC1，而在比预定的温度高的温度使用第二振荡信号OSC2。因而，如果由周期信号PSRF来确定刷新周期时间，则在比预定的温度低的温度，刷新周期时间可以是一致的或恒定的，而当温度比预定的温度高时，刷新周期时间可以随着温度而变化。选择输出单元14可以起比较器的作用。即，选择输出单元14可以响应于温度信号TS而将第一振荡信号OSC1的周期与第二振荡信号OSC2的周期进行比较，并且可以输出第一振荡信号OSC1和第二振荡信号OSC2中的任何一个作为周期信号PSRF。因而，现有的周期信号发生电路需要两个振荡器来持续地产生具有不同特性的振荡信号。另外，当第一振荡信号OSC1的周期与第二振荡信号OSC2的周期之间的差小时，用作比较器的选择输出单元14会发生故障并且输出错误的振荡信号。
技术实现要素：
在一个实施例中，一种周期信号发生电路包括控制节点、第一放电器以及第二放电器。第一放电器与控制节点耦接，并且被配置成响应于使能信号而产生第一电流。第二放电器与控制节点耦接，并且被配置成响应于使能信号而产生第二电流。产生周期信号，所述周期信号的周期根据第一电流和第二电流之和而变化。如果内部温度比预定的温度低，则第一电流和第二电流之和大体恒定，而如果内部温度比预定的温度高，则第一电流和第二电流之和根据内部温度的变化而变化。在一个实施例中，周期信号发生电路包括输出节点，所述输出节点被配置成输出周期信号，其中所述周期信号发生电路是半导体存储器件的部分，并且所述周期信号用来在半导体存储器件中刷新存储器单元。所述半导体存储器件被设置成封装体，并且内部温度与封装体内的温度相对应。在一个实施例中，一种周期信号发生电路包括：第一放电器，所述第一放电器被配置成从响应于第一参考电压而被驱动的控制节点放电出第一电流；以及第二放电器，所述第二放电器被配置成从控制节点放电出第二电流。在放电控制器的内部温度比预定的温度低时，第一电流和第二电流的总电流大体恒定，而当内部温度等于或大于预定的温度时，第一电流和第二电流的总电流随着内部温度变化。在另一个实施例中，一种周期信号发生电路包括：比较器，所述比较器被配置成将控制节点的电压与第一参考电压进行比较，以产生比较信号；驱动器，所述驱动器被配置成响应于比较信号而将控制节点的电压上拉到电源电压；以及放电单元，所述放电单元被配置成响应于使能信号，而从控制节点放电出第一电流和第二电流。附图说明结合附图和所附详细描述，本发明的实施例将变得更加明显。图1是说明现有的周期信号发生电路的框图。图2说明根据本发明的一个实施例的周期信号发生电路的配置。图3是说明根据本发明的一个实施例的图2所示的周期信号发生电路中所包括的第二参考电压发生器的电路图。图4是说明根据本发明的一个实施例的图2所示的周期信号发生电路中所包括的第一放电器的电路图。图5是说明根据本发明的一个实施例的图2所示的周期信号发生电路中所包括的第二放电器的电路图。图6是说明根据本发明的一个实施例的图2的第一放电器和第二放电器的放电电流作为图2所示的周期信号发生电路的内部温度的函数的曲线图。以及图7是说明根据本发明的一个实施例的从图2所示的周期信号发生电路输出的周期信号的周期时间与内部温度相关的曲线图。具体实施方式以下将参照附图来描述本发明的实施例。然而，本文描述的实施例仅用于说明性的目的，并非意图限定本发明的范围。图2说明根据本发明的一个实施例的周期信号发生电路的配置。如图2所示，周期信号发生电路可以被配置成包括第一参考电压发生器2、比较器3、驱动器4、缓冲器5、第二参考电压发生器6、放电单元7以及稳定器8。第一参考电压发生器2可以产生具有恒定电压电平的第一参考电压的第一参考电压信号VREF1。比较器3可以将在控制节点ND_CTR处产生的信号（例如，电压信号）与第一参考电压信号VREF1进行比较，以产生比较信号COM。缓冲器5被配置成将比较信号COM缓冲并产生周期信号PSRFN。周期信号PSRFN被输出到周期信号发生电路的输出节点。在一个实施例中，缓冲器的输出节点是周期信号发生电路的输出节点。缓冲器5可以包括多个反相器和/或其它的适用于缓冲并产生周期信号PSRFN的部件。第二参考电压发生器6可以产生第二参考电压信号VREF2，所述第二参考电压信号VREF2具有恒定的电压电平而不论内部温度的变化如何，或所述第二参考电压信号VREF2具有根据内部温度的变化而线性变化的可变电压电平。稳定器8被配置成使控制节点ND_CTR的电压稳定。在一个实施例中，稳定器8包括由控制节点ND_CTR充电的电容器。在一个实施例中，当控制节点ND_CTR的电压具有比第一参考电压信号VREF1低的电平时，比较信号COM被初始使能为具有逻辑“低”状态。因此，周期信号PSRFN处于逻辑“低”状态。驱动器4接收具有逻辑“低”状态的比较信号COM，以将用于将控制节点ND_CTR的电压上拉到电源电压的驱动器4中的PMOS导通。结果，比较信号COM被使能成具有逻辑“高”状态，并且输出具有逻辑“高”状态的周期信号PSRFN。驱动器4的PMOS接收逻辑“高”状态并且被关断。由于如以下所述来自控制节点ND_CTR的放电电流，控制节点ND_CTR的电压减小直到电压ND_CTR具有比第一参考电压信号VREF1低的电平。然后，比较信号COM被使能成再次具有逻辑“低”状态。以这种方式产生“高”和“低”信号的周期信号PSRFN。放电单元7被配置成根据需要将储存在控制节点ND_CTR中的电荷放电。在一个实施例中，放电单元7包括第一放电器71和第二放电器72。第一放电器71可以响应于第二参考电压信号VREF2，而产生从控制节点ND_CTR放电的第一电流I1。第一电流I1可以流经第一放电器71，并且可以随着内部温度增加而线性地减小。第二放电器72可以产生从控制节点ND_CTR放电的第二电流I2。第二电流I2可以流经第二放电器72，并且可以随着内部温度增加而非线性地增加。在操作中，第一放电器71和第二放电器72都可以响应于使能信号EN而同时操作，以从控制节点ND_CTR产生第一电流I1和第二电流I2。可以将使能信号EN使能成具有逻辑“高”状态，以产生周期信号PSRFN。当内部温度比预定的温度（例如，45摄氏度）低时，第一电流I1和第二电流I2之和可以大体恒定。另一方面，当内部温度等于或大于预定的温度时，第一电流I1和第二电流I2之和可以随着内部温度增加而非线性地增加。此后，将参照图3、图4以及图5更加全面地描述第二参考电压发生器6、第一放电器71以及第二放电器72的配置。如图3所示，第二参考电压发生器6可以被配置成包括第一电流源61、第二电流源62、参考电压驱动器63、线性控制器64以及电阻器R61和R62。第一电流源61可以响应于节点ND61的电压和节点ND62的电压，而作为恒定的电流源操作，由此将电荷供应到节点ND61。在一个实施例中，第一电流源61包括具有串联连接的两个PMOS晶体管的两个组。节点ND61和节点ND62分别与每组的上侧PMOS晶体管611和612的栅极和每组的下侧PMOS晶体管613和614的栅极连接。第二电流源62可以响应于节点ND63的电压而作为恒定的电流源操作，由此对节点ND62放电。在一个实施例中，第二电流源62包括两个NMOS电阻器621和622。第二电流源62的左侧NMOS晶体管621是栅极与节点ND63连接的饱和的MOS晶体管。右侧的NMOS晶体管622经由电阻器R62与接地电压电连接。节点ND61和节点ND62通过电阻器R61而电连接。参考电压驱动器63被配置成输出第二参考电压信号VREF2。在一个实施例中，参考电压驱动器63包括串联连接的两个PMOS晶体管。线性控制器64可以与参考电压驱动器63的输出节点电连接。第二参考电压信号VREF2可以从参考电压驱动器63与线性控制器64之间的节点ND65输出，即经由参考电压驱动器63的输出节点输出。在一个实施例中，线性控制器64包括由饱和的MOS晶体管构成的二极管元件641。在操作中，将节点ND62和电阻器R62连接的第二电流源62中的NMOS晶体管622可以在弱反型模式下操作，并且流经NMOS晶体管622的电流可以与内部温度成比例地增加。因为流经NMOS晶体管622的电流的水平可以大体与进入第二参考电压的输出节点ND65的可变电流的水平相同，所以进入节点ND65的可变电流的水平也可以与内部温度成比例地增加。经由节点ND65流经参考电压驱动器63的电流的水平可以通过改变电阻器R62和第二电流源62中的NMOS晶体管621和622的贝塔比（betaratio）来调整。另一方面，因为饱和的MOS晶体管641的阈值电压随着内部温度的增加而减小，所以从第二参考电压的输出节点ND65经由饱和的MOS晶体管641而放电出的可变电流的电平可以与内部温度成比例地增加。从输出节点ND65放电出的可变电流的斜率可以通过调整饱和的MOS晶体管641的尺寸（例如，沟道宽度与沟道长度的比）来控制。结果，当从输出节点ND65放电出的可变电流的电平与进入输出节点ND65的可变电流的电平大体彼此相等时，第二参考电压信号VREF2的电平可以保持恒定，而不管内部温度的变化如何。当从输出节点ND65放电出的可变电流的水平比进入输出节点ND65的可变电流的水平小时，从第二参考电压发生器6输出的第二参考电压信号VREF2与内部温度成比例地增加，反之亦然。以这种方式，可以将从第二参考电压发生器6输出的第二参考电压信号VREF2产生为具有恒定的电压电平而不论内部温度的变化如何，或者将第二参考电压信号VREF2产生为具有随着内部温度线性变化的可变电压电平。图4说明根据本发明的一个实施例的具有开关部711和激活部712的第一放电器71。开关部711可以包括彼此串联连接的NMOS晶体管N71、N72以及N73。NMOS晶体管N71、N72以及N73在NMOS晶体管N71、N72以及N73的栅极被施加第二参考电压信号VREF2时导通。当施加第二参考电压信号VREF2到NMOS晶体管N71、N72以及N73的栅极时，如果激活部712被使能，则储存在控制节点ND_CTR中的电荷可以经由NMOS晶体管N71、N72以及N73放电，由此产生从控制节点ND_CTR流经开关部711的第一电流I1。在一个实施例中，第一电流I1可以在第二参考电压信号VREF2的电平随着内部温度的增加而减小时而线性减小。激活部712由使能信号EN来控制。如果使能信号具有逻辑“高”，则激活部712被导通，而如果使能信号具有逻辑“低”，则激活部712被关断。如果激活部导通，则激活部可以将节点ND71与接地电压端子电连接，并且开放出用于将储存在控制节点ND_CTR中的电荷放电的电流路径，由此使第一放电器71能产生第一电流I1。图5说明根据本发明的一个实施例的第二放电器72，所述第二放电器72被配置成当使能信号EN具有逻辑“高”状态时产生第二电流I2。第二放电器72可以被配置成包括二极管部721和激活部722。二极管部721可以包括彼此串联连接的饱和的NMOS晶体管N74、N75以及N76，由此提供与控制节点ND_CTR连接的电路径。如果激活部722被使能，则储存在控制节点ND_CTR中的电荷可以经由饱和的NMOS晶体管N74、N75以及N76放电，由此产生流经二极管部721的第二电流I2。在一个实施例中，第二电流I2会随着内部温度增加而非线性地增加，因为饱和的NMOS晶体管N74、N75以及N76的阈值电压减小。激活部722由使能信号EN来控制。如果使能信号具有逻辑“高”，则激活部722被导通，而如果使能信号具有逻辑“低”，则激活部722被关断。如果激活部722导通，则激活部722可以将节点ND72与接地电压端子电连接，并且开放出用于将储存在控制节点ND_CTR中的电荷放电的电流路径，由此使第二放电器72能产生第二电流I2。参见图6，可以将经由第一放电器71放电的第一电流I1和经由第二放电器72放电的第二电流I2绘制为内部温度的函数。即，第一电流I1可以随着内部温度增加而线性地减小，而第二电流I2可以随着内部温度增加而非线性地（例如，指数地）增加。当内部温度比预定的温度（例如，45摄氏度）低时，第一电流I1和第二电流I2之和（例如，总电流Itot）可以大体恒定。这是因为当内部温度比预定的温度低时，第二电流I2一般呈现线性状态。在这个温度区中，第二电流I2随着内部温度增加而线性地增加。如果第一电流I1随着内部温度增加而线性地减小，则如果合理地选择第一电流I1的减小斜率和第二电流I2的增加斜率，第一电流I1和第二电流I2之和可以保持大体恒定。另一方面，总电流Itot（即，第一电流I1和第二电流I2之和）可以随着内部温度增加到预定的温度（例如，45摄氏度）之上而非线性地增加。这是因为当内部温度高于预定的温度时，第二电流I2以比第一电流I1的线性减小速率更快的速率来非线性地（例如，指数地）增加，使得第二电流I2的非线性增加行为比第一电流I1的非线性减小行为占据优势。此后将描述当内部温度比预定的温度（例如，45摄氏度）低时以及当内部温度比预定的温度（例如，45摄氏度）高时，根据本实施例的周期信号发生电路的操作。首先，当内部温度比预定的温度（例如，45摄氏度）低时，如果控制节点ND_CTR的电压比第一参考电压（第一参考电压信号VREF1的电压）低，则控制节点ND_CTR可以通过驱动器4（见图2）的激活而被充电，而如果控制节点ND_CTR的电压比第一参考电压（第一参考电压信号VREF1的电压）高，则控制节点ND_CTR可以通过第一放电器71和第二放电器72的激活而被放电。当内部温度比预定的温度（例如，45摄氏度）低时，由第一放电器71和第二放电器72放电的总电流Itot（即，第一电流I1和第二电流I2之和）可以大体恒定。因而，如图7所示，当内部温度低于预定的温度时，周期信号PSRFN的周期（例如，周期时间）可以大体恒定。接着，当内部温度等于或高于预定的温度（例如，45摄氏度）时，由第一放电器71和第二放电器72放电的总电流Itot（即，第一电流I1和第二电流I2之和）可以随着内部温度增加而非线性地增加。如图7所示，由于周期信号PSRFN的电平转变周期与总电流Itot成反比，所以PSRFN的周期（例如，周期时间）会随着内部温度增加到预定的温度（例如，45摄氏度）之上而非线性地减小。由以上描述的周期信号发生电路产生的周期信号PSRFN不仅可以用于设定自刷新周期的情况，而且还可以用于需要周期操作的各种电路中。由于根据本发明的一个实施例的周期信号发生电路不使用温度传感器和用于产生多个振荡信号的电路、以及用于比较多个振荡信号的电路，所以在占据小的面积的同时，可以实现简化的周期信号发生电路。另外，由于根据本发明的一个实施例的周期信号发生电路不执行用于比较多个振荡信号的操作，所以可以通过防止发生由具有相似周期的多个振荡信号的比较引起的故障，来保证周期信号发生电路的稳定操作。以上出于说明的目的，已经公开了本发明的实施例。本领域的技术人员将会理解的是，在不脱离所附权利要求所公开的本发明的范围与精神的情况下，可以进行各种修改、增加以及替换。