层叠型半导体装置和包括层叠型半导体装置的系统的制作方法

相关申请的交叉引用

本申请要求2016年2月5日向韩国知识产权局提交的申请号为10-2016-0014917的韩国申请的优先权，其全部内容如同全文阐述通过引用合并于此。

各种实施例总体而言涉及一种半导体集成电路和/或系统，并且更具体地，涉及一种层叠型半导体装置。

背景技术：

层叠型半导体装置可以被配置成使用穿通孔来传送层叠半导体芯片的信号。

当穿通孔发生故障时，正常的信号传输可能是困难的。因此，用于准确地检测故障穿通孔以及利用正常的穿通孔来代替故障穿通孔的修复操作可能是必须的。

技术实现要素：

根据一个实施例，可以提供了一种层叠型半导体装置。该层叠型半导体装置可以包括多个半导体芯片，它们被层叠并且被配置成用来经由穿通孔传送信号。多个层叠的半导体芯片中的每个可以包括：错误检测电路，所述错误检测电路被配置成经由穿通孔之中沿列方向的穿通孔来执行用于将信号传送至下方向的向下扫描以及用于将信号传送至上方向的向上扫描，以及根据向下扫描结果值和向上扫描结果值来判断穿通孔是否故障。

根据一个实施例，可以提供了一种层叠型半导体装置。该层叠型半导体装置可以包括多个半导体芯片，它们被层叠并且被配置成用来经由穿通孔传送信号。多个层叠的半导体芯片中的每个可以包括错误检测电路，被配置成通过允许电流经由最上面半导体芯片的穿通孔而流经多个半导体芯片之中的最下面半导体芯片的穿通孔来执行向下扫描，通过允许电流从最下面半导体芯片的穿通孔而流经最上面半导体芯片的穿通孔来执行向上扫描，以及根据向下扫描结果值和向上扫描结果值来判断穿通孔是否故障。层叠型半导体装置可以包括修复电路，所述修复电路被配置成将与通过错误检测电路确定为故障的穿通孔耦接的输入和输出(输入/输出，i/o)路径切换成与正常穿通孔耦接的i/o路径。

根据一个实施例，可以提供了一种层叠型半导体装置。层叠型半导体装置可以包括多个半导体芯片，它们被层叠并且被配置成用来经由穿通孔传送信号。多个层叠的半导体芯片中的每个可以包括错误检测电路，所述错误检测电路被配置成根据第一预设信号来初始化预存的向下扫描结果值，以及经由穿通孔之中沿列方向的穿通孔来执行用于将信号传送至下方向的向下扫描；根据第二预设信号来初始化预存的向上扫描结果值，以及经由沿列方向的穿通孔来执行用于将信号传送至上方向的向上扫描，以及根据向下扫描结果值和向上扫描结果值来判断穿通孔是否故障。

附图说明

图1为图示根据一个实施例的半导体装置的配置的示例代表的视图。

图2为图示图1的错误检测电路的配置的示例代表的视图。

图3为图示图2的扫描控制信号发生电路的配置的示例代表的视图。

图4为图示图3的扫描控制信号发生电路的操作的示例代表的时序图。

图5为图示图2的穿通孔扫描电路的配置的示例代表的视图。

图6为图示图1的修复电路的配置的示例代表的视图。

图7为图示根据一个实施例的穿通孔修复操作的示例代表的视图。

图8为图示根据一个实施例的半导体装置的配置的示例代表的视图。

图9为图示图8的错误检测电路的配置的示例代表的视图。

图10为图示图9的扫描控制信号发生电路的配置的示例代表的视图。

图11为图示图10的扫描控制信号发生电路的操作的示例代表的时序图。

图12为图示图9的穿通孔扫描电路的配置的示例代表的视图。

图13图示了利用具有以上结合图1至图12所讨论的各种实施例的层叠型半导体装置的系统的代表示例的框图。

具体实施方式

可以提供关于层叠型半导体装置的实施例的一个或多个示例，所述层叠型半导体装置能够改善穿通孔的故障检测和根据故障检测的修复操作的准确性，以及减少故障检测和修复操作所需的时间。

在下文中，将参照附图来描述实施例的示例。本文参照截面图来描述实施例的示例，截面图是实施例的(以及中间结构)的示例的示意性图示。照此，将预料到图示的形状变化是缘于例如制造技术和/或公差。因而，实施例的示例不应被解释为局限于本文所示区域的特定形状，而是可以包括例如来自制造所导致的形状差异。在附图中，为了清楚起见可能夸大层和区域的长度和尺寸。在附图中，相同的附图标记表示相同的元件。还理解的是，当一层被称为在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者还可以存在中间层。

本文中参照其为理想化实施例的示意性图示的截面和/或平面图示来描述构思。然而，实施例不应当被限制。尽管将说明和描述少数实施例，但是本领域的技术人员将理解的是，在不脱离本说明书的原理和精神的情况下，可以对实施例的这些示例做出改变。

参见图1，根据一个实施例的半导体装置100可以包括多个层叠半导体芯片101至104。

多个层叠半导体芯片101至104可以经由穿通孔(例如，穿通硅通孔tsv)来执行信号传送。

层叠半导体芯片101至104可以包括用于信息储存的存储区，并且可以具有彼此相同的配置。

层叠半导体芯片101至104中的每个可以包括错误检测电路200和修复电路700。

错误检测电路200可以通过检测相应半导体芯片的穿通孔的故障来产生故障判断信号fail<0:n>。

错误检测电路200可以对穿通孔tsv之中沿列方向的穿通孔来执行用于将信号传送至下方向的向下扫描以及用于将信号传送至上方向的向上扫描，以及通过根据向下扫描结果值和向上扫描结果值来判断穿通孔是否故障而产生故障判断信号fail<0:n>。

穿通孔tsv的故障可能涉及穿通孔的信号传送性能等于或小于参考值的状态，或者穿通孔的信号传送不可能的状态。

修复电路700可以根据故障判断信号fail<0:n>而用正常穿通孔来代替被确定为故障的穿通孔。

穿通孔tsv可以包括备用穿通孔。

层叠半导体芯片101至104中的每个还可以包括阵列熔丝电路900。

阵列熔丝电路900可以包括阵列熔丝、逻辑电路等，其被配置成输入和输出与包括在半导体芯片中的存储区的存储单元之中的故障存储单元的列/行修复操作相关的信息。

输入、输出、或者输入/输出与阵列熔丝电路900中的故障存储单元的列/行修复操作相关的信息的操作可以指启动操作。在一个实施例中，错误检测电路200可以将用于阵列熔丝电路900的启动操作中的信号用作源信号couto。

参见图2，错误检测电路200可以包括扫描控制信号发生电路300和穿通孔扫描电路500。

扫描控制信号发生电路300可以根据时钟信号clk和源信号cout0来产生扫描控制信号，即，向上扫描信号up_scan、向下扫描信号dn_scan和锁存信号latch。

时钟信号clk和源信号cout0可以为用于图1的阵列熔丝电路900的启动操作的信号，并且可以用于扫描控制信号发生电路300。

穿通孔扫描电路500可以通过根据向上扫描信号up_scan、向下扫描信号dn_scan和锁存信号latch来对穿通孔tsv执行扫描，而产生限定穿通孔tsv故障/非故障的多个故障判断信号fail<0:n>。

多个故障判断信号fail<0:n>可以限定全部穿通孔tsv的故障/非故障，并且穿通孔tsv的数目为n+1的示例可以作为示例来描述。

首先，穿通孔扫描电路500可以通过对穿通孔tsv之中沿列方向的穿通孔tsv执行用于传送同一信号的向上扫描和向下扫描，来产生多个故障判断信号fail<0:n>。

参见图3和图4，扫描控制信号发生电路300可以包括：多个触发器ff(即，310)，以及第一逻辑门至第九逻辑门321、322、331、332和341至345。

多个触发器310可以通过根据时钟信号clk来顺序地移位源信号cout0而产生多个移位信号cout1至cout7。

第一逻辑门321可以将多个移位信号cout1至cout7之中的移位信号cout3反相，以及输出反相结果。

第二逻辑门322可以对源信号cout0和第一逻辑门321的输出信号执行与运算，以及将与运算结果作为向下扫描信号dn_scan输出。

第三逻辑门331可以将多个移位信号cout1至cout7之中的移位信号cout6反相，以及输出反相结果。

第四逻辑门332可以对多个移位信号cout1至cout7之中的移位信号cout3和第三逻辑门331的输出信号执行与运算，以及将与运算结果作为向上扫描信号up_scan输出。

第五逻辑门341可以将多个移位信号cout1至cout7之中的移位信号cout2反相，以及输出反相结果。

第六逻辑门342可以对多个移位信号cout1至cout7之中的移位信号cout1和第五逻辑门341的输出信号执行与非运算，以及输出与非运算结果。

第七逻辑门343可以将多个移位信号cout1至cout7之中的移位信号cout5反相，以及输出反相结果。

第八逻辑门344可以对多个移位信号cout1至cout7之中的移位信号cout4和第七逻辑门343的输出信号执行与非运算，以及输出与非运算结果。

第九逻辑门345可以对第六逻辑门342的输出信号和第八逻辑门344的输出信号执行与非运算，以及将与非运算结果作为锁存信号latch输出。

参见图4，向下扫描信号dn_scan可以在从源信号cout0的上升沿至移位信号cout3的上升沿的时段期间被激活，而向上扫描信号up_scan可以在从移位信号cout3的上升沿至移位信号cout6的上升沿的时段期间被激活。

锁存信号latch可以在向下扫描信号dn_scan的激活时段中被激活一次，以及在向上扫描信号up_scan的激活时段中被激活一次。

参见图5，穿通孔扫描电路500可以被包括在层叠半导体芯片101至104的每个中。图5图示了穿通孔扫描电路500的示例，所述穿通孔扫描电路500对应于被逐个地包括在层叠半导体芯片101至104中的穿通孔，并且在层叠半导体芯片101至104的穿通孔tsv之中，这些穿通孔沿列方向布置在同一排上。

穿通孔扫描电路500可以包括：电流源510、电流泄漏件520以及故障判断电路530。

电流源510可以根据向上扫描信号up_scan或向下扫描信号dn_scan而允许电流从电源端子流至穿通孔tsv，并且可以包括反相器和pmos晶体管。

电流泄漏件520可以根据向上扫描信号up_scan或向下扫描信号dn_scan而允许电流从穿通孔tsv流至接地端子，并且可以包括nmos晶体管。

故障判断电路530可以根据向上扫描信号up_scan和向下扫描信号dn_scan，基于穿通孔tsv的电压电平来产生多个故障判断信号fail<0:n>。

故障判断电路530可以包括第一逻辑门531至第七逻辑门537、以及第一锁存器538和第二锁存器539。

第一逻辑门531可以对向下扫描信号dn_scan和锁存信号latch执行与运算，以及输出与运算结果。

第二逻辑门532可以将第一逻辑门531的输出信号反相，以及输出反相结果。

第三逻辑门533可以经由非反相控制端子来接收第一逻辑门531的输出信号，以及经由反相控制端子来接收第二逻辑门532的输出信号。

第三逻辑门533可以仅在非反相控制端子的电平为逻辑高，并且反相控制端子的电平为逻辑低时传送输入信号。

第一锁存器538可以锁存第三逻辑门533的输出信号。

第四逻辑门534可以对向上扫描信号up_scan和锁存信号latch执行与运算，以及输出与运算结果。

第五逻辑门535可以将第四逻辑门534的输出信号反相，以及输出反相结果。

第六逻辑门536可以经由非反相控制端子来接收第四逻辑门534的输出信号，以及经由反相控制端子来接收第五逻辑门535的输出信号。

第六逻辑门536可以仅在非反相控制端子的电平为逻辑高，并且反相控制端子的电平为逻辑低时传送输入信号。

第二锁存器539可以锁存第六逻辑门536的输出信号。

第七逻辑门537可以对锁存在第一锁存器538中的信号和锁存在第二锁存器539中的信号执行与非运算，以及将与非运算结果作为与半导体芯片的穿通孔之中的相应穿通孔相对应的多个故障判断信号fail<0:n>中的一个输出。

向下扫描信号dn_scan可以被输入至层叠半导体芯片101至104之中的最上面半导体芯片104的电流源510，而向上扫描信号up_scan可以被输入至最上面半导体芯片104中的电流泄漏件520。

向上扫描信号up_scan可以被输入至层叠半导体芯片101至104之中的最下面半导体芯片101的电流源510，而向下扫描信号dn_scan可以被输入至最下面半导体芯片101中的电流泄漏件520。

除了最上面半导体芯片104和最下面半导体芯片101之外的其它半导体芯片102和103的电流源510和电流泄漏件520的输入端子(即，其它半导体芯片102和103中的反相器的输入端子和nmos晶体管的栅极)可以浮置。

根据半导体芯片101至104的层叠的层叠信息可以被储存在层叠半导体芯片101至104的每个中。

层叠信息可以为定义相应半导体芯片的层叠位置的信息，即最上面位置、最下面位置或者中间位置。

根据实施例的层叠型半导体装置，穿通孔扫描电路500可以使用图5中所示的层叠信息，根据层叠半导体芯片之中的相应半导体芯片的层叠位置，选择性地将向下扫描信号dn_scan和向上扫描信号up_scan输入至电流源510和电流泄漏件520，或者允许电流源510和电流泄漏件520浮置。

将参照图4和图5来描述根据实施例的穿通孔故障检测操作。

首先，当向下扫描信号dn_scan被激活时，电流可以经由穿通孔tsv从最上面半导体芯片104的电流源510流至最下面半导体芯片101的电流泄漏件520。

由于向上扫描信号up_scan在向下扫描信号dn_scan的激活时段期间被去激活，所以最上面半导体芯片104的电流泄漏件520和最下面半导体芯片101的电流源510可以被去激活。

当锁存信号latch在向下扫描信号dn_scan被激活的状态下被激活时，在每个层叠半导体芯片101至104中的故障判断电路530可以将根据流经与相应故障判断电路530耦接的穿通孔tsv的电流的电压电平储存为向下扫描结果值。

随后，当向上扫描信号up_scan被激活时，电流可以经由穿通孔tsv从最下面半导体芯片101的电流源510流至最上面半导体芯片104的电流泄漏件520。

由于向下扫描信号dn_scan在向上扫描信号up_scan的激活时段期间被去激活，所以最下面半导体芯片101的电流泄漏件520和最上面半导体芯片104的电流源510可以被去激活。

当锁存信号latch在向上扫描信号up_scan被激活的状态下被激活时，在每个层叠半导体芯片101至104中的故障判断电路530可以将根据流经与相应故障判断电路530耦接的穿通孔tsv的电流的电压电平储存为向上扫描结果值。

当储存的向下扫描结果值和储存的向上扫描结果值二者都具有限定相应穿通孔tsv正常状态的值(例如，高电平)时，每个层叠半导体芯片101至104中的故障判断电路530可以将故障判断信号fail<0:n>中的相应一个去激活成低电平。

当储存的向下扫描结果值和储存的向上扫描结果值中的任意一个具有限定相应穿通孔tsv故障的值(例如，低电平)时，故障判断电路530可以将故障判断信号fail<0:n>中的相应一个激活成高电平。

图6图示了用于穿通孔tsv之中的部分穿通孔tsv<m:m+2>的修复电路700。

参见图6，修复电路700可以包括与穿通孔tsv<m:m+2>耦接的第一i/o驱动器710至712和第二i/o驱动器720至722。

第一i/o驱动器710至712可以具有彼此相同的配置，并且第二i/o驱动器720至722可以具有彼此相同的配置。

第一i/o驱动器710至712和第二i/o驱动器720至722可以被配置成根据故障判断信号fail<m:m+2>来将与故障穿通孔tsv耦接的i/o路径切换成与正常穿通孔tsv耦接的i/o路径。

第一i/o驱动器710可以耦接在第一信号i/o线gio<m-1:m+2>之中的第一i/o线gio<m-1>和gio<m>与穿通孔tsv<m:m+2>之中的穿通孔tsv<m>和tsv<m+1>之间。

第一i/o驱动器710可以包括输入驱动器rx和输出驱动器tx。

第一i/o驱动器710中的输入驱动器rx可以根据故障判断信号fail<m>来将经由第一信号i/o线gio<m>或者先前第一信号i/o线gio<m-1>传送来的信号驱动至穿通孔tsv<m>。

第一i/o驱动器710中的输出驱动器tx可以根据故障判断信号fail<m>来将经由穿通孔tsv<m>或者下一个穿通孔tsv<m+1>传送来的信号驱动至第一信号i/o线gio<m>。

第二i/o驱动器720可以耦接在穿通孔tsv<m:m+2>之中的穿通孔tsv<m>和tsv<m+1>与第二信号i/o线mio<m-1:m+2>之中的第二信号i/o线mio<m-1>和mio<m>之间。

第二i/o驱动器720可以包括输入驱动器rx和输出驱动器tx。

第二i/o驱动器720中的输入驱动器rx可以根据故障判断信号fail<m>来将经由第二信号i/o线mio<m>或者先前第二信号i/o线mio<m-1>传送来的信号驱动至穿通孔tsv<m>。

第二i/o驱动器720中的输出驱动器tx可以根据故障判断信号fail<m>来将经由穿通孔tsv<m>或者下一个穿通孔tsv<m+1>传送来的信号驱动至第二信号i/o线mio<m>。

将参照图7来描述根据一个实施例的用于穿通孔tsv的修复操作。

例如，将描述当穿通孔tsv之中的穿通孔tsv<m+1>故障时的修复操作。

由于穿通孔tsv<m+1>故障，所以故障判断信号fail<m:m+2>之中的故障判断信号fail<m+1>可以通过已经参照图4和图5所述的穿通孔故障检测操作而被激活，并且包括故障判断信号fail<m+2>的下一个故障判断信号也可以被激活。

根据一个实施例的用于穿通孔tsv的修复操作可以基于图7，通过切换与故障穿通孔tsv耦接的i/o路径的方法(即，将与故障穿通孔tsv耦接的i/o路径耦接至正确的正常穿通孔tsv的方法)来执行。

当故障判断信号fail<m+1>被激活时，包括紧挨该故障判断信号fail<m+1>的故障判断信号fail<m+2>的故障判断信号也可以被激活。

由于故障判断信号fail<m>处于去激活状态，所以第一信号i/o线gio<m>与第二信号i/o线mio<m>之间的信号i/o可以通过第一i/o驱动器710和第二i/o驱动器720，经由穿通孔tsv<m>来执行。

由于故障判断信号fail<m+1>处于激活状态，所以第一信号i/o线gio<m+1>与第二信号i/o线mio<m+1>之间的信号i/o可以通过第一i/o驱动器711和712以及第二i/o驱动器721和722，经由穿通孔tsv<m+2>来执行。

如上所述，修复操作可以通过将第一信号i/o线gio与第二信号i/o线mio之间的信号i/o路径切换至在故障穿通孔tsv<m+1>的基础上增加1的正确的穿通孔tsv<m+2>来完成。

参见图8，根据一个实施例的半导体装置1000可以包括多个层叠半导体芯片101至104。

层叠半导体芯片101至104中的每个可以包括错误检测电路201和修复电路700。

错误检测电路201可以通过检测相应半导体芯片的穿通孔tsv的故障来产生故障判断信号fail<0:n>。

错误检测电路201可以将预存的向下扫描结果值初始化，以及对穿通孔tsv之中沿列方向的穿通孔执行用于将信号传送至下方向的向下扫描，可以将预存的向上扫描结果值初始化，以及对沿列方向的穿通孔执行用于将信号传送至上方向的向上扫描，以及可以通过根据向下扫描结果值和向上扫描结果值来判断穿通孔tsv是否故障，而产生故障判断信号fail<0:n>。

修复电路700可以根据故障判断信号fail<0:n>来用正常穿通孔来代替被确定为故障的穿通孔。

修复电路700的配置和操作可以与参照图6和图7所述的图1中的修复电路700的配置和操作相同，因而将省略其详细描述。

层叠半导体芯片101至104中的每个还可以包括阵列熔丝电路900。

阵列熔丝电路900可以包括阵列熔丝、逻辑电路等，其被配置成输入和输出与包括在半导体芯片中的存储区的存储单元之中的故障存储单元的列/行修复操作相关的信息。

参见图9，错误检测电路201可以包括扫描控制信号发生电路301和穿通孔扫描电路501。

扫描控制信号发生电路301可以根据启动计数信号bu_cnt来产生扫描控制信号，即，第一预设信号preset_dn、向下扫描信号dn_scan、第二预设信号preset_up以及向上扫描信号up_scan。

启动计数信号bu_cnt可以为用于图8中的阵列熔丝电路900的启动操作的信号。

穿通孔扫描电路501可以执行用于预存的向下扫描结果值的初始化；用于预存的向上扫描结果值的初始化；根据第一预设信号reset_dn、向下扫描信号dn_scan、第二预设信号preset_up以及向上扫描信号up_scan来向下扫描和向上扫描；以及根据向下扫描结果值和向上扫描结果值来产生限定穿通孔故障/非故障的多个故障判断信号fail<0:n>。

多个故障判断信号fail<0:n>可以限定全部穿通孔tsv的故障/非故障，并且穿通孔tsv的数目为n+1的示例可以作为示例来描述。

首先，穿通孔扫描电路501可以通过对穿通孔tsv之中沿列方向的穿通孔tsv执行用于传送相同信号的向上扫描和向下扫描来产生多个故障判断信号fail<0:n>。

参见图10，扫描控制信号发生电路301可以包括触发器阵列350和计数器360。

触发器阵列350中的触发器351可以根据启动计数信号bu_cnt、通过顺序地移位扫描开始信号scan_start而产生扫描控制信号，即，第一预设信号preset_dn、向下扫描信号dn_scan、第二预设信号preset_up以及向上扫描信号up_scan。

计数器360可以通过对启动计数信号bu_cnt计数而以预设时序激活扫描开始信号scan_start。

参见图11，在扫描开始信号scan_start被激活之后，第一预设信号preset_dn可以响应于下一启动计数信号bu_cnt而被立即激活，并且向下扫描信号dn_scan、第二预设信号preset_up以及向上扫描信号up_scan可以基于启动计数信号bu_cnt的脉冲以固定间隔被顺序激活。

仅基于图10的穿通孔扫描电路301的电路配置来示例图11的时序图，并且第一预设信号preset_dn、向下扫描信号dn_scan、第二预设信号preset_up和向上扫描信号up_scan可以通过调节计数器360的内部设定值或者通过调节触发器351之中用于撤回输出信号的触发器351，而以期望时序和期望间隔被激活。

参见图12，穿通孔扫描电路501可以被包括在层叠半导体芯片101至104的每个中。图12图示了穿通孔扫描电路501的示例，所述穿通孔扫描电路501对应于被逐个包括在层叠半导体芯片101至104中的穿通孔，并且在层叠半导体芯片101至104的穿通孔tsv之中，这些穿通孔沿列方向布置在同一排上。

穿通孔扫描电路501可以包括：电流源510、电流泄漏件520以及故障判断电路540。

电流源510和电流泄漏件520可以具有与图5中的穿通孔扫描电路500中的电流源510和电流泄漏件520相同的配置。

故障判断电路540可以根据第一预设信号preset_dn来初始化预存的向下扫描结果值，以及根据向下扫描信号dn_scan来重新储存向下扫描结果值。

故障判断电路540可以根据第二预设信号preset_up来初始化预存的向上扫描结果值，以及根据向上扫描信号up_scan来重新储存向上扫描结果值。

故障判断电路540可以通过将新存的向下扫描结果值和新存的向上扫描结果值组合来产生多个故障判断信号fail<0:n>。

故障判断电路540可以根据向上扫描信号up_scan和向下扫描信号dn_scan将穿通孔的电压电平储存为向下扫描结果值和向上扫描结果值。

故障判断电路540可以包括：第一传输门(pg1)541、第二传输门(pg2)542、第一锁存器543、第二锁存器544、逻辑门(例如，与非门545)、第一晶体管546以及第二晶体管547。

当向下扫描信号dn_scan为高电平时，第一传输门541可以将输入信号(即，穿通孔tsv的电压电平)储存在第一锁存器543中。

当向上扫描信号up_scan为高电平时，第二传输门542可以将输入信号(即，穿通孔tsv的电压电平)储存在第二锁存器544中。

当储存在第一锁存器543中的信号电平和储存在第二锁存器544中的信号电平二者都为高电平时，与非门545可以输出故障判断信号fail<0:n>之中低电平的相应故障判断信号，而当储存在第一锁存器543中的信号电平和储存在第二锁存器544中的信号电平中的任意一个为低电平时，与非门545可以输出故障判断信号fail<0:n>之中高电平的相应故障判断信号。

当第一预设信号preset_dn为高电平时，第一晶体管546可以将预存的向下扫描结果值(即，预存在第一锁存器543中的信号电平)初始化成高电平。

当第二预设信号preset_up为高电平时，第二晶体管547可以将预存的向上扫描结果值(即，预存在第二锁存器544中的信号电平)初始化成高电平。

由于储存在第一锁存器543中的信号电平和储存在第二锁存器544中的信号电平二者都为高电平，所以故障判断信号fail<0:n>之中的相应故障判断信号可以被初始化成低电平。

向下扫描信号dn_scan可以被输入至层叠半导体芯片101至104之中的最上面半导体芯片104的电流源510，并且向上扫描信号up_scan可以被输入至最上面半导体芯片104中的电流泄漏件520。

向上扫描信号up_scan可以被输入至层叠半导体芯片101至104之中的最下面半导体芯片101的电流源510，并且向下扫描信号dn_scan可以被输入至最下面半导体芯片101中的电流泄漏件520。

除了最上面半导体芯片104和最下面半导体芯片101之外的其它半导体芯片102和103的电流源510和电流泄漏件520的输入端子(即，其它半导体芯片102和103的反相器的输入端子和nmos晶体管的栅极)可以浮置。

根据半导体芯片101至104的层叠位置的层叠信息可以被储存在层叠半导体芯片101至104的每个中。

层叠信息可以为定义相应半导体芯片的层叠位置的信息，即，最上面位置、最下面位置或者中间位置。

根据实施例的的层叠型半导体装置，穿通孔扫描电路501可以使用图12中所示的层叠信息，根据层叠半导体芯片之中的相应半导体芯片的层叠位置，选择性地将向下扫描信号dn_scan和向上扫描信号up_scan输入至电流源510和电流泄漏件520，或者允许电流源510和电流泄漏件520浮置。

将参照图11和图12来描述根据实施例的穿通孔故障检测操作。

在启动操作之前与扫描操作相关的异常信号可能由于在半导体装置的加电之后的若干原因而产生。

然后，可以执行启动操作，并且启动计数信号bu_cnt可以根据启动操作来激活。

扫描开始信号scan_start可以在启动计数信号bu_cnt的脉冲可以产生之后以预设时序被激活，并且第一预设信号preset_dn、向下扫描信号dn_scan、第二预设信号preset_up以及向上扫描信号up_scan可以根据扫描开始信号scan_start来顺序激活。

预存的向下扫描结果值可以根据第一预设信号preset_dn被初始化成高电平。

当向下扫描信号dn_scan被激活时，电流可以经由穿通孔tsv从最上面半导体芯片104的电流源510流至最下面半导体芯片101的电流泄漏件520。

由于向上扫描信号up_scan在向下扫描信号dn_scan的激活时段期间被去激活，所以最上面半导体芯片104的电流泄漏件520和最下面半导体芯片101的电流源510可以被去激活。

当向下扫描信号dn_scan被激活时，在每个层叠半导体芯片101至104中的故障判断电路540可以将根据流经与相应的故障判断电路540耦接的穿通孔tsv的电流的电压电平重新储存为向下扫描结果值。

预存的向上扫描结果值可以根据第二预设信号preset_up而被初始化成高电平。

随后，当向上扫描信号up_scan被激活时，电流可以经由穿通孔tsv从最下面半导体芯片101的电流源510流至最上面半导体芯片104的电流泄漏件520。

由于向下扫描信号dn_scan在向上扫描信号up_scan的激活时段期间被去激活，所以最下面半导体芯片101的电流泄漏件520和最上面半导体芯片104的电流源510可以被去激活。

当向上扫描信号up_scan被激活时，在每个层叠半导体芯片101至104中的故障判断电路540可以将根据流经与相应故障判断电路540耦接的穿通孔tsv的电流的电压电平重新储存为向上扫描结果值。

当新存的向下扫描结果值和新存的向上扫描结果值二者都为限定相应穿通孔tsv正常状态的高电平时，每个层叠半导体芯片101至104中的故障判断电路540可以输出故障判断信号fail<0:n>之中低电平的相应的故障判断信号。

当新存的向下扫描结果值和新存的向上扫描结果值中的任意一个为限定相应的穿通孔tsv故障的低电平时，故障判断电路可以输出故障判断信号fail<0:n>之中高电平的相应的故障判断信号。

如上讨论的层叠型半导体装置(参见图1至图12)在存储器件、处理器和计算机系统的设计中特别有用。例如，参见图13，采用根据各种实施例的层叠型半导体装置的系统的框图被图示，并且总体由附图标记1000来表示。系统1000可以包括一个或多个处理器(即，处理器)，或者例如不限于，中央处理单元(“cpu”)1100。处理器(即，cpu)1100可以单独使用，或者与其它处理器(即，cpu)组合使用。尽管处理器(即，cpu)1100将主要表示为单数形式，但是本领域的技术人员将理解的是，可以实施具有任意数量的物理或逻辑处理器(即，cpu)的系统1000。

芯片组1150可以可操作性地耦接至处理器(即，cpu)1100。芯片组1150为信号在处理器(即，cpu)1100与系统1000的其它组件之间的通信路径。系统1000的其它组件可以包括：存储器控制器1200、输入/输出(“i/o”)总线1250以及盘驱动器控制器1300。根据系统1000的配置，多个不同信号中的任意一个可以通过芯片组1150来传送，并且本领域的技术人员将理解的是，在不改变系统1000的根本性质的情况下，能够容易地调整整个系统1000的信号路径。

如上所述，存储器控制器1200可以可操作性地与芯片组1150耦接。存储器控制器1200可以包括以上参照图1至图12所讨论的至少一个层叠型半导体装置。因而，存储器控制器1200可以经由芯片组1150来接收从处理器(即，cpu)1100提供的请求。在可选实施例中，存储器控制器1200可以被集成在芯片组1150中。存储器控制器1200可以可操作性地与一个或多个存储器件1350耦接。在一个实施例中，存储器件1350可以包括以上结合图1至图12所讨论的至少一个层叠型半导体装置，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以为若干工业标准存储器类型中的任意一种，包括但是不限于，单列直插存储器模块(“simm”)和双列直插存储器模块(“dimm”)。另外，存储器件1350可以通过储存指令和数据二者而有助于外部数据储存器件的安全移除。

芯片组1150还可以与i/o总线1250耦接。i/o总线1250可以用作信号从芯片组1150至i/o设备1410、1420和1430的通信路径。i/o设备1410、1420和1430可以包括，例如但不限于：鼠标1410、视频显示器1420或键盘1430。i/o总线1250可以采用若干通信协议中的任意一种来与i/o设备1410、1420和1430通信。在一个实施例中，i/o总线1250可以被集成在芯片组1150中。

盘驱动器控制器1300可以可操作性地与芯片组1150耦接。盘驱动器控制器1300可以用作芯片组1150与一个内部盘驱动器1450或者多于一个内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过储存指令和数据二者而有助于外部数据储存器件的断开连接。盘驱动器控制器1300和内部盘驱动器1450可以使用几乎任何类型的通信协议(包括例如但不限于，以上关于i/o总线1250所提及的所有那些协议)来彼此通信或者与芯片组1150通信。

重要的是要注意，结合图13所描述的系统1000仅是采用以上结合图1至图12所讨论的层叠型半导体装置的系统1000的一个示例。诸如，在可选实施例中，例如不限于，蜂窝电话或者数码照相机，组件可以不同于图13中所示的实施例。

说明书的以上实施例是说明性的，并非限制性的。各种替选方式和等同方式是可能的。本说明书不限于本文中所述的实施例。实施例也不限于任何特定类型的半导体器件。鉴于本公开，其它添加、删减或变型是显然的，并且旨在落入所附权利要求的范围内。