多电平反熔丝存储器装置及其操作方法
【专利摘要】公开了多电平反熔丝存储器装置及其操作方法。本发明提供了一种反熔丝存储器装置，该反熔丝存储器装置包括反熔丝存储器单元、基准电流产生部件和比较部件。反熔丝存储器单元包括反熔丝。基准电流产生部件提供从多个基准电流中选择的基准电流。比较部件将流过反熔丝的单元电流的强度与基准电流的强度比较并且提供与比较结果对应的输出信号。
【专利说明】多电平反熔丝存储器装置及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2012年7月19日在韩国知识产权局提交的韩国专利申请N0.10-2012-0078955的优先权，其公开以其整体通过引用并入本文。
【技术领域】
[0003]本发明的构思涉及反熔丝，并且更特别地，涉及能够存储多个比特的反熔丝存储器装置，以及其编程和读取的方法。
【背景技术】
[0004]反熔丝是执行与熔丝的功能相反的功能的电子器件。然而熔丝以低电阻开始并且被设计用于断开导电通路，反熔丝以高电阻开始并且被设计用于当跨反熔丝的电压超过某个水平时产生导电通路。向反熔丝内的电介质物质施加高电压，这造成电介质物质击穿，从而能够使电流流过反熔丝。检测到的流过反熔丝的电流水平可以用于读取在反熔丝中存储的单个比特的逻辑值。然而，因为用于击穿电介质物质的方法不精确，所以反熔丝不能够存储多个比特。
【发明内容】
[0005]本发明构思的至少一个实施例提供了 一种能够将多个比特存储在一个反熔丝存储器单元中的多电平反熔丝存储器装置。
[0006]本发明构思的至少一个实施例还提供了由能够将多个比特存储在一个反熔丝存储器单元中的多电平反熔丝存储器装置执行的编程和读取方法。
[0007]根据本发明构思的示例性实施例，反熔丝存储器装置包括反熔丝存储器单元、基准电流产生部件和比较部件。反熔丝存储器单元包括反熔丝。基准电流产生部件用于提供从多个基准电流之中选择的基准电流。比较部件用于将流过反熔丝的单元电流的强度与基准电流的强度比较，并且提供与比较结果对应的输出信号。
[0008]该反熔丝存储器装置可以进一步包括:基准电流选择部件，其用于从多个基准电流之中选择与将被编程到反熔丝的多个比特的值对应的基准电流。
[0009]该反熔丝存储器装置可以进一步包括:电压产生部件和控制部件。电压产生部件用于在编程操作模式下向反熔丝存储器单元的第一端子施加破坏电压。控制部件用于基于输出信号控制电压产生部件，以防止当单元电流的强度高于基准电流的强度时将破坏电压施加到反熔丝存储器单元的第一端子。
[0010]控制部件可以控制电压产生部件以向反熔丝存储器单元的第一端子施加读取电压，并且指示或确认是否将该多个比特编程到反熔丝存储器单元。
[0011]基准电流产生部件可以包括与该多个基准电流对应的多个电阻器，其中将该多个比特编程到的反熔丝具有比与所选择的基准电流对应的电阻器的电阻值低的电阻值。
[0012]根据本发明构思的示例性实施例，一种反熔丝存储器装置包括:反熔丝存储器单元、基准电流产生部件和比较部件。反熔丝存储器单元包括反熔丝和被连接到反熔丝的单元晶体管。基准电流产生部件包括基准电阻部件和复制单元晶体管，复制单元晶体管被连接到基准电阻部件并且具有与单元晶体管相同的电特性；并且基准电流产生部件用于提供根据基准电阻部件的电阻值确定的基准电流。比较部件用于将流过反熔丝的单元电流的强度与基准电流的强度比较并且提供与比较结果对应的输出信号。
[0013]该反熔丝存储器装置可以进一步包括:至少一个地址选择晶体管，其被连接到反熔丝存储器单元并且用于对反熔丝存储器单元寻址，其中，基准电流产生部件进一步包括至少一个复制选择晶体管，该至少一个复制选择晶体管被连接到复制单元晶体管，并且具有与该至少一个地址选择晶体管相同的电特性。
[0014]单元晶体管和复制单元晶体管可以具有相同的跨导。
[0015]该反熔丝存储器装置可以进一步包括:第一节点，在编程操作模式下将破坏电压施加到第一节点并且在读取操作模式下将读取电压施加到第一节点；以及第二节点，将地电压施加到第二节点，其中，反熔丝和单元晶体管在第一节点和第二节点之间彼此串联连接，其中，基准电阻部件和复制单元晶体管在第一节点和第二节点之间彼此串联连接。
[0016]反熔丝可以包括金属氧化物半导体(MOS)晶体管，该金属氧化物半导体晶体管包括被连接到第一节点的栅极、浮动漏极和被连接到单元晶体管的源极。
[0017]该反熔丝存储器装置可以进一步包括:开关晶体管，其被构造用于将第一节点连接到反熔丝的栅极。
[0018]基准电流产生部件可以进一步包括:复制开关晶体管，其被连接在基准电阻部件和第一节点之间并且具有与开关晶体管相同的电特性。
[0019]基准电阻部件可以包括多个电阻器和被串联连接到该多个电阻器串联的多个开关，该多个电阻器通过该多个开关被并联连接，其中，该多个开关中的每一个包括具有与开关晶体管相同的电特性的晶体管。
[0020]可以基于输出信号将开关晶体管短路，使得在编程操作模式下将破坏电压施加到反熔丝的栅极，并且当单元电流的强度高于基准电流的强度时开关晶体管开路。
[0021]在将开关晶体管短路之后，破坏电压的电压电平可以逐渐增大，直到单元电流的强度高于基准电流的强度。
[0022]基准电阻部件可以具有从多个编程电阻值选择的编程电阻值，其中，在编程操作模式下被损坏的反熔丝具有比所选择的编程电阻值低的电阻值。
[0023]该反熔丝存储器装置可以进一步包括:电阻选择部件，其用于根据将被编程到反熔丝中的多个比特的值，从该多个编程电阻值之中选择与该多个比特的值对应的编程电阻值，其中，当反熔丝具有比与该多个比特的值对应的该编程电阻值低的电阻值时，将该多个比特的值编程到反熔丝中。
[0024]可以将n比特数据编程到反熔丝中，并且基准电阻部件具有来自2n_l数量的编程电阻值之中的编程电阻值，其中，n是2或者大于2的自然数。
[0025]基准电阻部件可以包括多个读取电阻器，其中，在读取操作模式下基于读取电阻器选择读取电阻值。
[0026]反熔丝存储器装置可以进一步包括:电阻选择部件和编码器部件。电阻选择部件可以用于在读取操作模式下从该多个读取电阻值选择至少一个读取电阻值，以读取被编程到反熔丝中的多个比特的值。编码器部件可以用于基于指示反熔丝的电阻值和所选择的至少一个读取电阻值的比较结果的输出信号，来读取并输出被编程到反熔丝的该多个比特的值。
[0027]基准电流产生部件可以提供多个读取基准电流，其中，比较部件将单元电流的强度与该多个读取基准电流的强度比较，并且提供与比较结果对应的输出信号。基准电流产生部件可以进一步包括:编码器部件，其用于基于输出信号，读取并输出被编程到反熔丝的多个比特的值。
[0028]比较部件可以包括:第一电流镜，其用于使单元电流进行电流镜像化并且产生第一电流；第二电流镜，其用于使基准电流进行电流镜像化并且产生第二电流；以及第三电流镜，其用于使第二电流进行电流镜像并且产生第三电流。比较部件可以提供根据第一电流高于还是低于第三电流而确定的输出信号。
[0029]比较部件可以包括:第一电流镜，其用于使单元电流进行电流镜像化并且产生第一电流；第二电流镜，其用于使基准电流进行电流镜像化并且产生第二电流；第三电流镜，其用于使第二电流进行电流镜像化并且产生第三电流；第四电流镜，其用于使基准电流进行电流镜像化并且产生第四电流；第五电流镜，其用于使单元电流进行电流镜像化并且产生第五电流；第六电流镜，其用于使第五电流进行电流镜像化并且产生第六电流；以及比较器，其用于将根据第一电流高于还是低于第三电流而确定的第一输出信号与根据第四电流高于还是低于第六电流而确定的第二输出信号比较。比较部件可以输出输出信号。
[0030]根据本发明构思的示例性实施例，一种反熔丝存储器装置包括:反熔丝存储器单元、基准电压产生部件、比较部件和编码器部件。反熔丝存储器单元包括通过第一节点与源极电阻器连接的反熔丝。基准电压产生部件用于产生多个基准电压。比较部件用于将第一节点的电压与多个基准电压比较。编码器部件用于基于比较结果，读取并输出被编程到反熔丝存储器单元中的多个比特的值。
[0031]根据本发明构思的示例性实施例，一种操作反熔丝存储器装置的方法包括:从包括多个电阻器的基准电阻部件中选择电阻器；向包括反熔丝的反熔丝存储器单元施加电压；向包括基准电阻部件的基准电流产生部件施加第一电压，并且产生与所选择的电阻器对应的基准电流；以及将流过反熔丝的单元电流的强度与基准电流的强度比较。第一电压可以足以造成反熔丝的电介质击穿。该方法可以进一步包括当比较结果指示单元电流高于基准电流时停止向反熔丝存储器单元施加电压。所选择的电阻器可以指示将被编程到反熔丝存储器单元中的多比特样式。
[0032]根据本发明构思的示例性实施例，一种反熔丝存储器装置，包括电压产生部件、反熔丝存储器单元、基准电流产生部件和控制部件。电压产生部件被构造为输出编程电压以利用多比特样式编程反熔丝存储器单元。反熔丝存储器单元包括被构造为接收输出的反熔丝。基准电流产生部件被构造为接收输出并且选择多个基准电流中的一个基准电流，其中，每个基准电流指示不同的多比特样式。控制部件被构造为防止当单元电流大于该一个基准电流时将编程电压施加到反熔丝。编程电压的电平足以造成反熔丝内的电介质击穿。电压产生部件可以进一步被构造为以不足以造成电介质击穿的电平输出读取电压，以读取所编程的多比特样式。【专利附图】
【附图说明】
[0033]根据下面结合附图的详细描述，将更清楚地理解本发明构思的示例性实施例，在附图中:
[0034]图1是示出根据本发明构思的示例性实施例的反熔丝存储器装置的示意性框图；
[0035]图2是示出根据本发明构思的示例性实施例的反熔丝存储器装置的示意性框图；
[0036]图3是示出根据本发明构思的示例性实施例的反熔丝存储器装置的基准电阻部件的电路图；
[0037]图4是示出将图3的基准电阻部件用于将数据编程到反熔丝存储器单元中的实施例中的单元分布的曲线图；
[0038]图5是示出图2的控制部件的框图；
[0039]图6示出根据本发明构思的示例性实施例的反熔丝存储器装置；
[0040]图7示出根据本发明构思的示例性实施例的反熔丝存储器装置；
[0041]图8是示出根据本发明构思的示例性实施例的反熔丝存储器装置的示意性框图；
[0042]图9是示出根据本发明构思的示例性实施例的反熔丝存储器装置的示意性框图；
[0043]图10是根据本发明构思的示例性实施例的反熔丝存储器装置所执行的编程操作方法的流程图；以及
[0044]图11是根据本发明构思的示例性实施例的反熔丝存储器装置所执行的读取操作方法的流程图。
【具体实施方式】
[0045]现在将参照附图更完全地描述本发明构思，在附图中示出本发明构思的示例性实施例。然而，应该理解，不旨在将本发明构思的示例性实施例限于所公开的特定形式，而是相反地，本发明构思的示例性实施例将涵盖落入本发明构思的精神和范围内的所有修改形式、等价形式和替代形式。
[0046]在图中，类似的附图标记表示类似的元件。在附图中，为了清晰起见，可以夸大结构的尺寸。如本文中使用的，单数形式“一”、“该”和“所述”旨在也包括复数形式，除非上下文清楚地指明。
[0047]图1是示出根据本发明构思的示例性实施例的反熔丝存储器装置100的示意性框图。
[0048]参照图1，反熔丝存储器装置100包括在行方向和在列方向上布置的反熔丝存储器单元MC的阵列、在行方向上与反熔丝存储器单元MC连接的字线WL、和在列方向上与反熔丝存储器单元MC连接的位线BL。反熔丝存储器单元MC包括反熔丝AF和单元晶体管CTr。反熔丝AF是当其开路时电流没有流过两个端部、而当其在其中的电介质材料被损坏或部分损坏(例如，经受电介质击穿)之后而被短路时电流流过的器件。当反熔丝内的电介质材料已经受电介质击穿时，反熔丝可以被称为“被损坏”。反熔丝AF是在被损坏之前具有非常大或无限大的电阻值并且在被损坏或部分损坏之后具有预定的电阻值或相对低的电阻值的器件。可以根据具有预定强度的电流是否流过反熔丝AF来确定反熔丝AF的破坏。这种确定可以用于将数据(例如，逻辑0或I)存储或编程到反熔丝AF中。与诸如DRAM或闪存存储器的存储器装置不同，反熔丝AF不可以恢复到它被破坏之前的状态，因此反熔丝AF只可编程一次。因此，反熔丝存储器装置100可以被称为一次可编程只读取存储器。
[0049]反熔丝AF可以被实现为金属氧化物半导体(MOS)晶体管。MOS晶体管包括堆叠在半导体衬底上的栅极电介质和栅极以及设置在栅极两侧并且设置在半导体衬底中的源极和漏极。用作反熔丝AF的MOS晶体管可以包括浮动漏极、与电压产生部件110连接的栅极、和与单元晶体管CTr的漏极连接的源极。如上所述，由于栅极和源极之间的栅极电介质，导致在反熔丝AF被损坏之前没有电流在反熔丝AF中流动。然而，如果通过在栅极和源极之间施加高电压造成栅极电介质被损坏(例如，经受完全或部分电介质击穿)，则电流在栅极和源极之间流动。反熔丝AF的漏极是浮动的，因此反熔丝AF用作包括栅极和源极的2端子器件。反熔丝AF的栅极被称为第一端子，并且其源极被称为第二端子。
[0050]根据本发明构思的示例性实施例，反熔丝AF是与源极和漏极连接的耗尽型MOS晶体管。在初始状态下，因为栅极和源极/漏极通过栅极电介质层彼此分离，所以在与栅极连接的第一节点和与栅极和源极/漏极共同连接的第二节点之间的电阻非常高。反熔丝电路通过在第一节点和第二节点之间施加击穿电压而损坏栅极电介质层，因此反熔丝电路可以不可逆地从非导电状态变为导电状态。如果栅极电介质层被损坏，则第一节点和第二节点之间的电阻变低。
[0051]单元晶体管CTr包括与字线WL连接的栅极、与位线BL连接的源极、和与反熔丝AF的第二端子连接的漏极。单元晶体管CTr受通过字线WL提供的字线信号控制。
[0052]行解码器和字线驱动器120接收寻址信号、特别是行寻址信号，解码寻址信号并且使能与寻址信号对应的字线WL。与使能的字线WL连接的单元晶体管CTr被导通。
[0053]电压产生部件110根据反熔丝存储器装置100的操作模式产生破坏电压Vrup或读取电压Vsense,并且将破坏电压Vrup或读取电压Vsense施加到反熔丝AF的第一端子。在编程操作模式下，电压产生部件110将破坏电压Vrup施加到反熔丝AF的第一端子。在读取操作模式下，电压产生部件110将读取电压Vsense施加到反熔丝AF的第一端子。破坏电压Vrup可以在约5V和约8V之间。例如，破坏电压Vrup可以在约5.5V和约6.0V之间。另外，读取电压Vsense可以在约2V和约4V之间并且低于破坏电压Vrup。例如,读取电压Vsense可以约为3V。然而,破坏电压Vrup和读取电压Vsense不限于以上讨论的例子，并且可以基于所使用的电介质而不同。在示例性实施例中，在反熔丝AF的电介质的破坏已经开始之后，破坏电压Vrup逐渐升高。例如，在反熔丝AF的初始破坏操作中，破坏电压Vrup可以为5.5V,并且此后破坏电压Vrup随着时间可以升高至6V或高于6V的电压电平。
[0054]在单元晶体管CTr被导通并且反熔丝AF的第二端子与位线BL连接的实施例中，破坏电压Vrup损坏反熔丝AF的电介质以造成电流流过反熔丝AF，并且读取电压Vsense允许预定电流经由受损坏的反熔丝AF流过位线BL。
[0055]列解码器130接收寻址信号(例如，列寻址信号)，解码寻址信号，并且选择与寻址信号对应的位线BL。列解码器130可以将所选择的位线BL接地以完整电流路径，并且浮动没有被选择的位线BL。
[0056]比较部件150接收流过由列解码器130选择的位线BL的单元电流。比较部件150接收用于比较单元电流强度的基准电流。基准电流可以由基准电流产生部件140提供。基准电流产生部件140从电压产生部件110接收破坏电压Vrup或读取电压Vsense。另外，基准电流产生部件140可以提供具有各种强度的基准电流。
[0057]比较部件150将单元电流的强度与基准电流的强度比较，并且提供与比较结果对应的输出信号Sout。例如，当单元电流的强度低于基准电流的强度时，输出信号Sout可以具有高电平，并且当单元电流的强度高于基准电流的强度时，输出信号Sout可以具有低电平。比较部件150可以将单元电流的强度与多个基准电流的强度比较并且提供多个输出信号 Sout0
[0058]图2是示出根据本发明构思的实施例的反熔丝存储器装置200的示意性框图。
[0059]参照图2，反熔丝存储器装置200包括:反熔丝存储器单元MC ;开关晶体管STr，其串联连接到第一节点A和第二节点B之间的反熔丝存储器单元MC ;地址选择晶体管CSTrl和CSTr2 ;基准电流产生部件240 ;比较部件250 ;以及控制部件260，其连接在第一节点A和第二节点B之间；以及电压产生部件210。
[0060]反熔丝存储器单元MC包括反熔丝AF和受字线WL的电压电平控制的单元晶体管CTr0反熔丝存储器单元MC可以通过开关晶体管STr连接到第一节点A。电压产生部件210将破坏电压Vrup或读取电压Vsense施加到第一节点A。开关晶体管STr受控制部件260控制。根据示例性实施例，开关晶体管STr受输出信号Sout控制。
[0061]反熔丝存储器单元Mc可以通过包括在列解码器230中的地址选择晶体管CSTrl和CSTr2连接到第二节点B。第二节点B可以被接地或者可以向第二节点B施加地电压Vss。在图2中示出两个地址选择晶体管CSTrl和CSTr2，但是本发明的构思不限于地址选择晶体管CSTrl和CSTr2的图示数量。地址选择晶体管CSTrl和CSTr2的数量可以是三个或更多个或者可以是一个。地址选择晶体管CSTrl和CSTr2可以受列选择信号CSl和CS2控制。
[0062]可以在列解码器230和第二节点B之间设置诸如写使能晶体管或读取使能晶体管的控制晶体管(未示出)。虽然图2示出开关晶体管STr、反熔丝存储器单元MC和地址选择晶体管CSTrl和CSTr2在第一节点A和第二节点B之间彼此串联连接，但是本发明的构思不限于此。例如，还可以在第一节点A和第二节点B之间存在进一步添加的其它晶体管，或者可以从其去除一些晶体管，例如开关晶体管STr。另外，虽然在编程操作模式和读取操作模式这两种模式下，在图2中开关晶体管STr、反熔丝存储器单元MC和地址选择晶体管CSTrl和CSTr2在第一节点A和第二节点B之间彼此串联连接，但是本发明的构思不限于此。例如，可以根据操作模式改变这些连接。
[0063]流过第一节点A和第二节点B之间的反熔丝存储器单元MC的电流被称为单元电流Icell。在反熔丝AF没有被损坏的实施例中，单元电流Icell是0，而在反熔丝AF被损坏或部分被损坏的实施例中，单元电流Icell具有大于0的预定值。
[0064]基准电流产生部件240被连接在第一节点A和第二节点B之间，并且产生基准电流Iref。基准电流产生部件240包括基准电阻部件245。基准电阻部件245可以具有从多个电阻值之中选择的一个电阻值Rref。例如，基准电阻部件245可以是可变电阻器、变阻器、电位器等。
[0065]基准电流产生部件240可以包括具有与单元晶体管CTr相同电特性的复制单元晶体管RCTr。向复制单元晶体管RCTr的栅极施加电源电压Vdd，使得复制单元晶体管RCTr —直导通。因此，当单元晶体管CTr导通时，复制单元晶体管RCTr可以具有与反熔丝存储器单元MC的单元晶体管CTr相同的源极-漏极电阻和源极-漏极电压。因此，复制单元晶体管RCTr可以具有与单元晶体管CTr相同的恒定跨导gm。在示例性实施例中，复制单元晶体管RCTr具有与单元晶体管CTr相同的阈值电压Vt、高宽比W/C和处理参数中的至少一个。高宽比W/L指示沟道长度L与沟道宽度W之比。
[0066]另外，基准电流产生部件240可以进一步包括分别具有与地址选择晶体管CSTrl和CSTr2相同电特性的复制选择晶体管RCSTrl和RCSTr2。向复制选择晶体管RCSTrl和RCSTr2的栅极施加电源电压Vdd，使得复制选择晶体管RCSTrl和RCSTr2 —直导通。因此，当地址选择晶体管CSTrl和CSTr2被导通时，复制选择晶体管RCSTrl和RCSTr2可以具有与地址选择晶体管CSTrl和CSTr2相同的源极-漏极电阻和源极-漏极电压。
[0067]另外，基准电流产生部件240可以进一步包括具有与开关晶体管STr相同电特性的复制开关晶体管RSTr。如图2中所示，开关晶体管STr和复制开关晶体管RSTr可以是PMOS晶体管。向复制开关晶体管RSTr的栅极施加地电压Vss，使得复制开关晶体管RSTr一直导通。根据示例性实施例，复制开关晶体管RSTr的栅极被连接到开关晶体管STr的栅极，使得复制开关晶体管RSTr和开关晶体管STr被以同一方式控制。因此，当开关晶体管STr导通时，复制开关晶体管RSTr可以具有与开关晶体管STr相同的源极-漏极电阻和源极-漏极电压。
[0068]如上所述，可以在穿过反熔丝存储器单元MC的第一节点A和第二节点B之间的路径中添加其它晶体管，或者可以从该路径中去除一些晶体管。因此，基准电流产生部件240还可以进一步包括与所添加的晶体管对应的其它复制晶体管或者排除与所去除的晶体管对应的晶体管。例如，可以在第一节点A和第二节点B之间去除开关晶体管STr，并且相应地，可以去除辅助开关晶体管RSTr。
[0069]换句话讲，基准电流产生部件240包括与反熔丝AF对应的基准电阻部件245和分别与连接到反熔丝AF的晶体管(例如，单元晶体管CTr、地址选择晶体管CSTrl和CSTr2和开关晶体管STr)对应的复制晶体管(例如，复制单元晶体管RCTr、复制选择晶体管RCSTrl和RCSTr2和复制开关晶体管RSTr)。因此，在反熔丝AF的电阻值大于基准电阻部件245的电阻值的实施例中，单元电流Icell低于基准电流Iref，而在反熔丝AF的电阻值小于基准电阻部件245的电阻值的实施例中，单元电流Icell高于基准电流Iref。比较部件250将单元电流Icell的强度与基准电流Iref的强度比较，并且输出与比较结果对应的输出信号Sout0
[0070]例如，在编程操作模式下，比较部件250检测到由于反熔丝AF的电介质被破坏造成反熔丝AF的电阻值小于基准电阻部件245的电阻值。另外，在读取操作模式下，比较部件250确定反熔丝AF的电阻值是大于还是小于基准电阻部件245的电阻值。可以基于确定结果来检测反熔丝存储器单元MC中存储的数据。
[0071]控制部件260根据操作模式控制开关晶体管STr、电压产生部件210和基准电阻部件245。另外，控制部件260从比较部件250接收输出信号Sout。
[0072]在编程操作模式下，控制部件260接收将被编程到反熔丝AF中的数据的值，即，比特。例如，如果将被记录到单个反熔丝AF上的是2比特的数据，则将被编程到反熔丝AF中的数据可以是“00”、“01”、“11”和“10”中的一个。例如，如果将被记录到单个反熔丝AF上的是3比特的数据，则将被编程到反熔丝AF中的数据可以是“000”、“001”、“011”、“110”、“111”、“101”和“100”中的一个。控制部件260选择与将被编程的数据的值对应的基准电阻值，并且控制基准电阻部件245以具有基准电阻值。控制部件260控制电压产生部件210，以向第一节点A施加破坏电压Vrup。另外，控制部件260可以为开关晶体管STr的栅极提供例如低电平信号，以使开关晶体管STr导通。控制部件260可以控制电压产生部件210，以逐渐增加破坏电压Vrup的电压电平。
[0073]尽管反熔丝AF初始具有非常高或无限大的电阻值，但是随着电介质通过破坏电压Vrup而被损坏，所以反熔丝AF两端之间的电阻值变得更小。反熔丝AF两端之间的电阻值可以被称为单元电阻值。如果单元电阻值小于基准电阻值，则单元电流Icell大于基准电流Iref。控制部件260从输出信号Sout中检测到单元电流Icell小于基准电流Iref，使开关晶体管STr截止，并且使反熔丝AF的第一端子浮动。因此，控制部件260可以确保单元电流Icell小于基准电流Iref。
[0074]此后，控制部件260执行确定所需数据是否被编程到反熔丝存储器单元MC中的过程。控制部件260控制电压产生部件210，以向第一节点A施加读取电压Vsense。例如，在将被编程到反熔丝存储器单元MC中的数据是“01”的实施例中，控制部件260可以控制基准电阻部件245，以使其具有对应于“01”的读取电阻值并且接收比较结果。另外，控制部件260可以控制基准电阻部件245，以使其具有与具有比“01”更小电阻的“11”对应的读取电阻值并且再次接收比较结果。如果数据“01”被正常编程到反熔丝存储器单元MC中，则反熔丝AF的单元电阻值可以小于对应于“01”的读取电阻值并且可以大于对应于“11”的读取电阻值。因此，控制部件260可以确定所需数据是否被编程到反熔丝存储器单元MC中，并且返回指示数据被正常编程的结果值。
[0075]在读取操作模式下，在示例性实施例中，控制部件260改变基准电阻部件245的电阻值，将改变后的电阻值与单元电阻值比较，并且确定单元电阻值所属范围，以确定被编程到反熔丝存储器单元MC中的数据。结果，控制部件260确定被编程到反熔丝存储器单元MC中的数据并且返回检测到的数据的值。
[0076]图3是示出根据本发明构思的示例性实施例的反熔丝存储器装置的基准电阻部件245的电路图。
[0077]参照图3，基准电阻部件245包括彼此并联连接的多个电阻器Rpl、Rp2、Rp3、Rrl、Rr2和Rr3。在图3中，基准电阻部件245包括三个编程电阻器Rpl、Rp2和Rp3和三个读取电阻器Rrl、Rr2和Rr3，因为可以将2比特的数据编程到反熔丝存储器单元MC中。如果要将n比特的数据编程到反熔丝存储器单元MC中，则基准电阻部件245包括2n_l数量的编程电阻器和2n-l数量的读取电阻器。
[0078]基准电阻部件245包括与多个电阻器Rpl、Rp2、Rp3、RrU Rr2和Rr3串联连接的开关S1-S6。根据通过开关S1-S6在多个电阻器Rpl、Rp2、Rp3、RrU Rr2和Rr3之中选择的电阻器来确定基准电阻部件245的电阻。如图3中所示，开关S1-S6可以被实现为PMOS晶体管，并且可以受控制部件260控制。在示例性实施例中，控制部件260选择并短路开关S1-S6中的一个，因此基准电阻部件245的电阻是对应电阻器Rp 1、Rp2、Rp3、Rr 1、Rr2和Rr3中的一个的电阻。
[0079]在开关S1-S6被实现为PMOS晶体管的实施例中，由于PMOS晶体管的电特性，导致可能在开关S1-S6之间出现源极-漏极电压降。为了消除这种电压降，去除复制开关晶体管RSTr，因此开关S1-S6可以具有与开关晶体管STr相同的电特性。在这种情况下，被导通的开关S1-S6可以产生与由开关晶体管STr所产生的相同的源极-漏极电阻和源极-漏极电压降。因此，可以更精确地控制反熔丝AF的单元电阻和单元电流Icell。
[0080]图3的基准电阻部件245的电路图是例子，因为本发明构思不限于此。例如，当两个或更多个开关S1-S6被短路时，基准电阻部件245可以被表示为电阻器Rpl、Rp2、Rp3、Rrl、Rr2和Rr3的组合电阻器 。
[0081]假设要将2比特的数据编程到反熔丝存储器单元MC中，并且在初始阶段没有被损坏的反熔丝存储器单元MC指示“00”，第一编程电阻器Rpl可以对应于数据“01”，第二编程电阻器Rp2可以对应于数据“11”，并且第三编程电阻器Rp3可以对应于数据“10”。在这种情况下，第一编程电阻器Rpl具有大于第二编程电阻器Rp2的电阻值的电阻值，并且第二编程电阻器Rp2具有大于第三编程电阻器Rp3的电阻值的电阻值。例如，第一编程电阻器Rpl可以是80k Q ,第二编程电阻器Rp2可以是40k Q ,并且第二编程电阻器Rp3可以是20k Q。然而，本发明构思不限于此，因为编程电阻器可以具有各种电阻。
[0082]图4是示出将图3的基准电阻部件245用于将数据编程到反熔丝存储器单元MC中的实施例中的单元分布的曲线图。
[0083]图4示出经编程的反熔丝存储器单元MC的单元电流Icell的分布。如上所述，假设2比特的数据被编程到反熔丝存储器单元MC中，并且在初始阶段没有被损坏的反熔丝存储器单元MC指示“00”，则被编程“00”的反熔丝存储器单元MC具有为0的单元电流Icell。被编程“01”的反熔丝存储器单元MC具有小于第一编程电阻器Rpl的电阻值的电阻值。结果，被编程“01”的反熔丝存储器单元MC的单元电流Icell高于当基准电阻部件245是第一编程电阻器Rpl时的基准电流，即，第一编程基准电流Ipl。同样，被编程“11”的反熔丝存储器单元MC具有小于第二编程电阻器Rp2的电阻值的电阻值。结果，被编程“11”的反熔丝存储器单元MC的单元电流Icell高于当基准电阻部件245是第二编程电阻器Rp2时的基准电流，即，第二编程基准电流Ip2。被编程“10”的反熔丝存储器单元MC具有小于第三编程电阻器Rp3的电阻值的电阻值。结果，被编程“10”的反熔丝存储器单元MC的单元电流Icell高于当基准电阻部件245是第三编程电阻器Rp3时的基准电流，即，第三编程基准电流Ip3。
[0084]返回参照图3，基准电阻部件245可以包括第一至第三读取电阻器Rrl、Rr2和Rr3,以检测被编程到反熔丝存储器单元MC中的数据的比特的值。如图4中所示，为了具有感测裕量，第一至第三读取电阻器Rrl、Rr2和Rr3分别大于第一至第三编程电阻器Rpl、Rp2和Rp3。例如，第一读取电阻器Rrl是160k Q，第二读取电阻器Rr2是53k Q，并且第三读取电阻器Rr3是27kQ。然而，本发明构思不限于此，因为读取电阻器可以具有各种电阻。如上所述，控制部件260通过比较部件250接收反馈，因此可以确保单元电阻值小于基准电阻值。因此，为了检测被编程到反熔丝存储器单元MC中的数据的比特的值，不使用第一至第三读取电阻器Rrl、Rr2和Rr3，并且替代地使用第一至第三编程电阻器Rpl、Rp2和Rp3。
[0085]控制部件260控制基准电阻部件245，以使其具有第一读取电阻器Rrl的电阻值，以检测被编程到反熔丝存储器单元MC中的数据的比特的值。此后，将单元电流Icell与第一读取基准电流Irl比较。如果单元电流Icell小于第一读取基准电流Irl，则因为被存储在反熔丝存储器单元MC中的数据被确定为“00”，所以控制部件260停止读取操作并且输出数据“00”。然而，如果单元电流Icell大于第一读取基准电流Irl，则控制部件260可以控制基准电阻部件245，以使其具有第二读取电阻器Rr2的电阻值。
[0086]比较部件250将单元电流Icell与第二读取电流Ir2比较。如果单元电流Icell小于第二读取电流Ir2，则因为被存储在反熔丝存储器单元MC中的数据被确定为“01”，所以控制部件260停止读取操作并且输出数据“01”。然而，如果单元电流Icell大于第二读取电流Ir2，则控制部件260控制基准电阻部件245，以使其具有第三读取电阻器Rr3的电阻值。
[0087]比较部件250将单元电流Icell与第三读取电流Ir3比较。如果单元电流Icell小于第三读取电流Ir3，则因为被存储在反熔丝存储器单元MC中的数据被确定为“11”，所以控制部件260停止读取操作并且输出数据“11”。然而，如果单元电流Icell大于第三读取电流Ir3，则因为反熔丝存储器单元MC中存储的数据被确定为“10”，所以控制部件260输出数据“10”。
[0088]假设在图4中单元电流Icell以“00”、“01”、“ 11”和“ 10”的次序增大，但是本发明构思不限于此。可以应用另一个次序，例如“ 11 ”、“ 10 ”、“ OI ”和“ 00 ”的次序。
[0089]然而，“00”、“01”、“11”和“10”的次序对于得到被编程到反熔丝存储器单元MC中
的数据的比特之一的值是有用的。例如，为了得到被编程到反熔丝存储器单元MC中的数据的比特之中的高比特(即，左比特)，将单元电流Icell与第二读取电流Ir2比较。如果单元电流Icell小于第二读取电流Ir2，则被编程到反熔丝存储器单元MC中的数据的比特之中的高比特的值是“0”，并且如果单元电流Icell大于第二读取电流Ir2，则被编程到反熔丝存储器单元MC中的数据的比特之中的高比特的值是“ I ”。
[0090]另外，为了得到被编程到反熔丝存储器单元MC中的数据的比特之中的低比特(即，右比特)，将单元电流Icell与第一读取电流Irl或第三读取电流Ir3比较。如果单元电流Icell小于第一读取电流Irl或大于第三读取电流Ir3，则被编程到反熔丝存储器单元MC中的数据的比特之中的低比特的值是“0”，并且如果单元电流Icell大于第一读取电流Irl或小于第三读取电流Ir3，则被编程到反熔丝存储器单元MC中的数据的比特之中的低比特的值是“I”。因此，在单元电流Icell被定义为按“00”、“01”、“11”和“10”的次序增大的实施例中，可以减少比较数量，因此“00”、“01”、“11”和“10”的次序可以进一步对于获知被编程到反熔丝存储器单元MC中的数据的比特之一的值是有用的。
[0091]图5是示出图2的控制部件260的示例性实施例的框图。
[0092]参照图5，控制部件260包括主控制部件261、电阻选择部件262、编码器部件263、电压选择部件264和编程控制部件265中的至少一个。控制部件260可以接收与从比较部件250得到的比较结果对应的输出信号Sout。
[0093]主控制部件261根据操作模式控制电阻选择部件262、编码器部件263、电压选择部件264和编程控制部件265的操作。电阻选择部件262根据主控制部件261的控制，控制基准电阻部件245。电阻选择部件262可以控制基准电阻部件245以具有第一至第三编程电阻器Rpl、Rp2和Rp3和第一至第三读取电阻器Rrl、Rr2和Rr3的电阻值之一。电阻选择部件262可以因为选择基准电阻部件245的电阻值而被称为基准电流选择部件，并因此选择基准电流强度。
[0094]编码器部件263可以根据主控制部件261的控制，编码并输出被编程到反熔丝存储器单元MC中的数据。电压选择部件264根据操作模式控制电压产生部件210的输出电压。在编程操作模式下，电压选择部件264控制电压产生部件210，以输出破坏电压Vrup。在读取操作模式下，电压选择部件264控制电压产生部件210，以输出读取电压Vsense。在编程操作模式下，编程控制部件265可以响应于指示单元电流Icell大于基准电流Iref的输出信号Sout，来控制开关晶体管STr以使其截止。
[0095]图6示出根据本发明构思的示例性实施例的反熔丝存储器装置200a。
[0096]参照图6，反熔丝存储器装置200a的元件与图2的反熔丝存储器装置200的元件基本上相同，不同之处在于，比较部件250被比较部件250a取代。因此，这里不再重复冗余的描述，并且现在将详细描述比较部件250a。
[0097]比较部件250a包括第一至第四NMOS晶体管N1-N4以及第一和第二 PMOS晶体管Pl和P2。第一 NMOS晶体管NI被连接在第二地址选择晶体管CSTr2和第二节点B之间。第一 NMOS晶体管NI具有漏极和栅极被共同连接的二极管连接。
[0098]对应于第一 NMOS晶体管NI，第二 NMOS晶体管N2被连接在第二复制选择晶体管RCSTr2和第二节点B之间。第一 NMOS晶体管NI和第二 NMOS晶体管N2可以具有相同的电特性。例如，第一 NMOS晶体管NI和第二 NMOS晶体管N2可以具有相同跨导、高宽比、阈值电压和处理参数中的至少一个。第二 NMOS晶体管N2还具有漏极和栅极被共同连接的二极
管连接。
[0099]比较部件250a包括被串联连接在电源电压Vdd和地电压Vss之间的第一 PMOS晶体管Pl和第三NMOS晶体管N3。另外，比较部件250a包括被串联连接在电源电压Vdd和地电压Vss之间的第二 PMOS晶体管P2和第四NMOS晶体管N4。第一 PMOS晶体管Pl和第三NMOS晶体管N3之间的节点O可以被称为输出节点，并且可以用于输出输出信号Sout。
[0100]第一 NMOS晶体管NI充当相对于第三NMOS晶体管N3的电流镜。因此，与单元电流Icell成正比的第一电流Il可以流过第四NMOS晶体管N4。第四NMOS晶体管N4和第二NMOS晶体管N2可以具有相同的高宽比。在这种情况下，基准电流Iref和第二电流12具有相同的强度。第四NMOS晶体管N4和第二 PMOS晶体管P2彼此串联连接，因此与基准电流Iref成正比的第二电流12可以流过第二 PMOS晶体管P2。第二 PMOS晶体管P2具有二极管连接，并且充当相对于第一 PMOS晶体管Pl的电流镜。因此，与基准电流Iref成正比的第三电流13可以流过第一 PMOS晶体管Pl。第一 PMOS晶体管Pl和第二 PMOS晶体管P2可以具有相同的高宽比。在这种情况下，第二电流12和第三电流13具有相同的强度。
[0101]如果假设单元电流Icell和第一电流Il之比与基准电流Iref和第三电流13之比相同，则在基准电流Iref高于单元电流Icell的实施例中，输出节点O输出电源电压电平，即，高电平输出信号。相反，在单元电流Icell高于基准电流Iref的实施例中，输出节点O输出地电压电平，S卩，低电平输出信号。因此，因为反熔丝AF的两个端子由于电介质而在开始时开路，所以在编程操作模式下在反熔丝AF中没有电流流动。也就是说，单元电流Icell小于基准电流Iref，因此输出高电平的输出信号Sout。此后，因为反熔丝AF的电介质通过破坏电压Vrup而被损坏，所以反熔丝AF的两个端子被短路，因此单元电流Icell增大。当单元电流Icell高于基准电流Iref时，输出信号Sout转变为低电平。
[0102]在示例性实施例中，控制部件260响应于转变为低电平的输出信号Sout而使开关晶体管STr截止，使得破坏电压Vrup不再被施加到反熔丝AF的一个端子。另外，控制部件260可以执行读取操作，以确定所需数据是否被编程到反熔丝AF中。
[0103]图7示出根据本发明构思的示例性实施例的反熔丝存储器装置200b。
[0104]参照图7，反熔丝存储器装置200b的元件与图2的反熔丝存储器装置200的元件基本上相同，不同之处在于，比较部件250被比较部件250b取代。因此，这里不再重复冗余的描述，并且现在将详细描述比较部件250b。
[0105]比较部件250b包括第五至第十NMOS晶体管N5-N10和第三至第六PMOS晶体管P3-P6。第五NMOS晶体管N5被连接在第二地址选择晶体管CSTr2和第二节点B之间。第五NMOS晶体管N5具有漏极和栅极被共同连接的二极管连接。
[0106]对应于第五NMOS晶体管N5，第六NMOS晶体管N6被连接在第二复制选择晶体管RCSTr2和第二节点B之间。第五NMOS晶体管N5和第六NMOS晶体管N6可以具有相同的电特性。第六NMOS晶体管N6具有漏极和栅极被共同连接的二极管连接。
[0107]比较部件250b包括被串联连接在电源电压Vdd和地电压Vss之间的第三PMOS晶体管P3和第七NMOS晶体管N7。另外，比较部件250b包括串联连接在电源电压Vdd和地电压Vss之间的第四PMOS晶体管P4和第八NMOS晶体管N8。第三PMOS晶体管P3和第七NMOS晶体管N7之间的节点01可以被称为第一输出节点，第一输出节点被连接到比较器COMP的正+端子。
[0108]比较部件250b包括被串联连接在电源电压Vdd和地电压Vss之间的第五PMOS晶体管P5和第九NMOS晶体管N9。另外，比较部件250b包括串联连接在电源电压Vdd和地电压Vss之间的第六PMOS晶体管P6和第十NMOS晶体管N10。第六PMOS晶体管P6和第十NMOS晶体管NlO之间的节点02可以被称为第二输出节点，第二输出节点连接到比较器COMP的负-端子。
[0109]第五NMOS晶体管N5充当相对于第七NMOS晶体管N7的电流镜。因此，与单元电流Icell成正比的第一电流Il可以流过第七NMOS晶体管N7。第六NMOS晶体管N6也充当相对于第八NMOS晶体管N8的电流镜。因此，与单元电流Icell成正比的第二电流12可以流过第八NMOS晶体管N8。第八NMOS晶体管N8和第四PMOS晶体管P4彼此串联连接，因此与基准电流Iref成正比的第二电流12可以流过第四PMOS晶体管P4。第四PMOS晶体管P4具有二极管连接，并且充当相对于第三PMOS晶体管P3的电流镜。因此，与基准电流Iref成正比的第三电流13可以流过第三PMOS晶体管P3。
[0110]如果假设单元电流Icell和第一电流Il之比与基准电流Iref和第三电流13之比相同，贝1J在基准电流Iref高于单元电流Icell的实施例中，第一输出节点01可以具有与电源电压Vdd近似的电压电平。相反，在单元电流Icell高于基准电流Iref的实施例中，第一输出节点01可以具有与地电压Vss近似的电压电平。
[0111]第六NMOS晶体管N6充当相对于第十NMOS晶体管NlO的电流镜。因此，与基准电流Iref成正比的第四电流14可以流过第十NMOS晶体管NlO。第五NMOS晶体管N5充当相对于第九NMOS晶体管N9的电流镜。因此，与单元电流Icell成正比的第五电流15可以流过第九NMOS晶体管N9。第九NMOS晶体管N9和第五PMOS晶体管P5彼此串联连接，因此与单元电流Icell成正比的第五电流15可以流过第五PMOS晶体管P5。第五PMOS晶体管P5具有二极管连接，并且充当相对于第六PMOS晶体管P6的电流镜。因此，与单元电流Icell成正比的第六电流16可以流过第六PMOS晶体管P6。[0112]如果假设单元电流Icell和第六电流16之比与基准电流Iref和第四电流14之比相同，则在基准电流Iref高于单元电流Icell的实施例中，第二输出节点02具有与地电压Vss近似的电压电平。相反，在单元电流Icell高于基准电流Iref的实施例中，第二输出节点02可以具有与电源电压Vdd近似的电压电平。
[0113]在示例性实施例中，如果第一输出节点01的电压高于第二输出节点02的电压，则比较器COMP输出高电平的输出信号Sout,并且如果第一输出节点01的电压低于第二输出节点02的电压，则比较器COMP输出低电平的输出信号Sout。因此，如果基准电流Iref高于单元电流Icell，则输出高电平的输出信号Sout，并且如果基准电流Iref低于单元电流Icell,则输出低电平的输出信号Sout。
[0114]因此，因为反熔丝AF的两个端子由于存在未被损坏的电介质而在开始时开路，所以在编程操作模式下反熔丝AF中没有电流流动。也就是说，单元电流Icell小于基准电流Iref,因此输出高电平的输出信号Sout。此后，因为反熔丝AF的电介质通过破坏电压Vrup而被损坏，所以反熔丝AF的两个端子被短路，因此单元电流Icell增大。当单元电流Icell高于基准电流Iref时，输出信号Sout转变为低电平。
[0115]如上所述，控制部件260可以响应于转变为低电平的输出信号Sout而使开关晶体管STr截止，使得破坏电压Vrup不再被施加到反熔丝AF的一个端子。另外，控制部件260可以执行读取操作，以确定所需数据是否被编程到反熔丝AF中。
[0116]图8是示出根据本发明构思的示例性实施例的反熔丝存储器装置300的示意性框图。
[0117]参照图8，反熔丝存储器装置300包括反熔丝存储器单元MC、列解码器330、基准电流产生部件340和比较部件350。反熔丝存储器装置300具有允许执行读取操作的构造。因此，在图8中没有示出用于编程操作的元件。另外，反熔丝存储器装置300包括反熔丝存储器单元MC和列解码器330，像图2的反熔丝存储器装置200 —样。因此，这里不再重复其冗余描述。读取电压Vsense可以被施加到第一节点A’。
[0118]基准电流产生部件340产生第一至第三读取基准电流Irefl、Iref2和Iref3。尽管在图8中基准电流产生部件340包括三个读取基准电流，但是如果要将更多比特的数据编程到反熔丝存储器单元MC中，基准电流产生部件340可以包括更大数量的读取基准电流。例如，如果将3比特的数据编程到反熔丝存储器单元MC中，则基准电流产生部件340可以产生七个读取基准电流。
[0119]可以通过第一节点A’和第二节点B之间的第一路径产生第一读取基准电流Irefl。第一路径可以包括第一读取电阻器R1、第一复制单元晶体管RCTrl和第一复制选择晶体管RCSTrll和RCSTrl2。可以根据第一读取电阻器Rl的电阻来确定第一读取基准电流Irefl的强度。第一读取电阻器Rl可以具有与图3的第一读取电阻器Rrl相同的电阻值。
[0120]可以通过第一节点A’和第二节点B之间的第二路径产生第二读取基准电流Iref2。第二路径可以包括第二读取电阻器R2、第二复制单元晶体管RCTr2和第二复制选择晶体管RCSTr21和RCSTr22。可以根据第二读取电阻器R2的电阻来确定第二读取基准电流Iref2的强度。第二读取电阻器R2可以具有与图3的第二读取电阻器Rr2相同的电阻值。
[0121]可以通过第一节点A’和第二节点B之间的第三路径产生第三读取基准电流Iref3。第三路径可以包括第三读取电阻器R3、第三复制单元晶体管RCTrf和第三复制选择晶体管RCSTr31和RCSTr32。可以根据第三读取电阻器R3的电阻来确定第三读取基准电流Iref3的强度。第三读取电阻器R3可以具有与图3的第三读取电阻器Rr3相同的电阻值。
[0122]第一至第三复制单元晶体管RCTrl、RCTr2和RCTr3可以具有与单元晶体管CTR相同的电特性。另外，第一至第三复制选择晶体管RCSTrll、RCSTr 12, RCSTr21、RCSTr22、RCSTr31和RCSTr32可以分别具有与地址选择晶体管CSTrl和CSTr2相同的电特性。
[0123]比较部件350包括用于电流镜的晶体管N1、N12、N22和N32和比较和编码器部件355。
[0124]晶体管NI具有与图6和图7的第一 NMOS晶体管NI和第五NMOS晶体管N5相同的连接关系。晶体管NI具有二极管连接，并且构成相对于被指示为比较和编码器部件355的块的晶体管(未示出)的电流镜。因此，与单元电流Icell成比例的电流可以被提供到比较和编码器部件355。
[0125]晶体管N12具有与图6和图7的第二 NMOS晶体管N2和第六NMOS晶体管N6相同的连接关系。晶体管N12具有二极管连接，并且构成相对于被指示为比较和编码器部件355的块的晶体管(未示出)的电流镜。因此，与第一读取基准电流Irefl成比例的电流可以被提供到比较和编码器部件355。同样，晶体管N22具有二极管连接，并且构成相对于被指示为比较和编码器部件355的块的晶体管(未示出)的电流镜。因此，与第二读取基准电流Iref2成比例的电流可以被提供到比较和编码器部件355。另外，晶体管N32具有二极管连接，并且构成相对于被指示为比较和编码器部件355的块的晶体管(未示出)的电流镜。因此，与第三读取基准电流Iref3成比例的电流可以被提供到比较和编码器部件355。
[0126]比较和编码器部件355将单元电流Icell与第一至第三基准电流Irefl、Iref2和Iref3比较。另外，比较和编码器部件355基于比较结果输出反熔丝存储器单元MC中存储的数据。例如，假设单元电流Icell具有图4的单元分布，当确定单元电流Icell低于第一读取基准电流Irefl时，比较和编码器部件355可以输出数据“00”。另外，当确定单元电流Icell高于第一读取基准电流Irefl但低于第二读取基准电流Iref2时，比较和编码器部件355可以输出数据“01”。另外，当确定单元电流Icell高于第二读取基准电流Iref2但低于第三读取基准电流Iref3时，比较和编码器部件355可以输出数据“11”。另外，当确定单元电流Icell高于第三读取基准电流Iref3时，比较和编码器部件355可以输出数据“10”。
[0127]反熔丝存储器装置300产生多个基准电流，由此同时或基本上同时将单元电流Icell与第一至第三基准电流Irefl、Iref2和Iref3比较，从而更快速地检测并输出数据。
[0128]图9是示出根据本发明构思的示例性实施例的反熔丝存储器装置400的示意性框图。
[0129]参照图9，反熔丝存储器装置400包括反熔丝存储器单元MC、列解码器430、基准电压产生部件440、比较部件450和编码器部件460。反熔丝存储器装置400具有允许其执行读取操作的构造。因此，在图9中没有示出用于编程操作的元件。
[0130]反熔丝存储器单元MC包括可以被实现为MOS晶体管的反熔丝AF和与反熔丝AF连接并且受字线信号控制的单元晶体管CTr。在读取操作模式下，读取电压Vsense可以被施加到反熔丝AF。
[0131]列解码器430连接到反熔丝存储器单元MC。尽管在图9中列解码器430包括三个地址选择晶体管CSTrl-CSTr3，但这只是一个示例性实施例。例如，列解码器430可以包括更少或更多数量的地址选择晶体管。虽然在图9中比较节点E被设置在第二地址选择晶体管CSTr2和第三地址选择晶体管CSTrf之间，但是本发明构思不限于此。例如，比较节点E可以被设置在第一地址选择晶体管CSTrl和第二地址选择晶体管CSTr2之间以及第三地址选择晶体管CSTrf和源极晶体管Rs之间。列解码器430可以通过源极电阻器Rs连接到地电压源极Vss。
[0132]根据反熔丝存储器单元MC的电阻值，比较节点E的电压电平Ve可以不同。例如，假设单元晶体管CTr和地址选择晶体管CSTrl-CSTrf具有小源极-漏极电阻和低源极_漏极电压，如果反熔丝存储器单元MC没有被编程或者“00”被编程到反熔丝存储器单元MC，则比较节点E可以具有地电压电平的电压电平Ve。如果反熔丝存储器单元MC的电阻是R01，则因为“01”被编程到反熔丝存储器单元MC中，所以比较节点E具有近似{Rs/(R01+Rs)}Vsense的电压电平Ve。如果反熔丝存储器单元MC的电阻是Rl I，则因为“ 11”被编程到反熔丝存储器单元MC中，所以比较节点E具有近似{Rs/(Rll+Rs)}Vsense的电压电平Ve。如果反熔丝存储器单元MC的电阻是RlO，则因为“ 10”被编程到反熔丝存储器单元MC中，所以比较节点E具有近似{Rs/(R10+Rs)} Vsense的电压电平Ve。
[0133]如果反熔丝存储器单元MC的单元分布与图4中所示的相同，则反熔丝存储器单元MC的电阻以R01、Rll和RlO的次序减小。因此，根据被编程到反熔丝存储器单元MC中的数据，比较节点E的电压电平Ve可以不同。更具体地，在“00”被编程到反熔丝存储器单元MC中的实施例中，比较节点E的电压电平Ve (下文中被称为第一电压电平VeOO)可以是最低的，在“01”被编程到反熔丝存储器单元MC中的实施例中，比较节点E的电压电平Ve (下文中被称为第二电压电平VeOl)可以是第二低的，比较节点E的电压电平Ve(下文中被称为第三电压电平VII)可以是第三低的，并且比较节点E的电压电平Ve (下文中被称为第四电压电平VelO)可以是最高的。
[0134]基准电压产生部件440可以包括电压分配器，电压分配器包括在电源电压Vdd和地电压Vss之间彼此串联连接的第一至第四电阻器R1、R2、R3和R4。可以在第一至第四电阻器Rl、R2、R3和R4之间的节点处产生第一至第三基准电压Vrefl、Vref2和Vref3。第一基准电压Vrefl可以被设置成高于第一电压电平VeOO并且低于第二电压电平VeOl0第二基准电压Vref2可以被设置成高于第二电压电平VeOl并且低于第三电压电平Veil。第三基准电压Vref3可以被设置成高于第三电压电平Vell并且低于第四电压电平VelO。第一至第三基准电压Vrefl、Vref2和Vref3可以被设置成相对于第一至第四电压电平VeOO、VeOUVell和VelO具有足够裕量。
[0135]比较部件450包括分别输出第一至第三比较结果Cl、C2和C3的第一至第三比较器C0MP1、C0MP2和C0MP3。第一比较器COMPl将第一基准电压Vrefl与比较节点E的电压电平Ve比较并且输出第一比较结果Cl。在第一基准电压Vrefl高于比较节点E的电压电平Ve的实施例中，第一比较结果Cl具有高电平电压。相反，在第一基准电压Vrefl低于比较节点E的电压电平Ve的实施例中，第一比较结果Cl具有低电平电压。
[0136]第二比较器C0MP2将第二基准电压Vref2与比较节点E的电压电平Ve比较并且输出第二比较结果C2。在第二基准电压Vref 2高于比较节点E的电压电平Ve的实施例中，第二比较结果C2具有高电平电压。相反，在第二基准电压Vref2低于比较节点E的电压电平Ve的实施例中，第二比较结果C2具有低电平电压。同样，第三比较器C0MP3将第三基准电压Vref3与比较节点E的电压电平Ve比较并且输出第三比较结果C3。在第三基准电压Vref3高于比较节点E的电压电平Ve的实施例中，第三比较结果C3具有高电平电压。相反，在第三基准电压Vref 3低于比较节点E的电压电平Ve的实施例中，第三比较结果C3具有低电平电压。
[0137]编码器部件460接收第一至第三比较结果C1、C2和C3，并且输出被编程到反熔丝存储器单元MC的数据。例如，在第一至第三比较结果C1、C2和C3都是低电平的实施例中，编码器部件460输出数据“00”。在第一比较结果Cl是高电平并且第二比较结果C2和第三比较结果C3是低电平的实施例中，编码器部件460输出数据“01”。在第一比较结果Cl和第二比较结果C2是高电平并且第三比较结果C3是低电平的实施例中，编码器部件460输出数据“11”。在第一至第三比较结果C1、C2和C3都是高电平的实施例中，编码器部件460输出数据“10”。
[0138]图10是根据本发明构思的示例性实施例的由反熔丝存储器装置执行的操作方法的流程图。特别地，图10是根据本发明构思的示例性实施例的由反熔丝存储器装置执行的编程操作方法的流程图。
[0139]参照图10，在操作Sll中，选择与将被编程到反熔丝存储器单元中的比特对应的基准电阻。在反熔丝存储器单元具有图4的单元分布的实施例中，如果将被编程的是比特“00”，则不执行编程操作，并且编程操作终止。如果将被编程的是比特“01”，则选择第一编程电阻器Rpl。如果将被编程的是比特“11”，则选择第二编程电阻器Rp2。如果将被编程的是比特“ 10”，则选择第三编程电阻器Rp3。
[0140]在操作S12中，向反熔丝存储器单元和基准电流产生部件施加破坏电压。如果选择第一编程电阻器Rpi，则产生第一基准电流Ipl作为基准电流。如果选择第二编程电阻器Rp2，则产生第二基准电流Ip2作为基准电流。如果选择第三编程电阻器Rp3，则产生第三基准电流Ip3作为基准电流。
[0141]由于栅极电介质层，导致反熔丝存储器单元具有非常高或无限大的电阻。因此，流过反熔丝存储器单元的单元电流初始为O。此后，当施加破坏电压时，反熔丝存储器单元的栅极电介质层被逐渐损坏，因此单元电流增大。
[0142]在操作S13中，将单元电流的强度与基准电流的强度比较。随着单元电流逐渐增大，单元电流变得高于基准电流。在单元电流变得高于基准电流之前，破坏电压的电压电平可以增大。
[0143]在操作S14中，如果单元电流变得高于基准电流，则破坏电压没有被施加到反熔丝存储器单元。因此，反熔丝存储器单元的栅极电介质层没有被进一步损坏，并且反熔丝存储器单元具有一致的电阻值。在单元电流变得高于基准电流之后，不施加破坏电压，因此反熔丝的单元电阻可以具有被在操作Sll中选择的基准电阻的值小的值。因此，比特可以被编程到反熔丝存储器单元中。
[0144]可以在操作S15之后验证是否对反熔丝存储器单元正确编程。
[0145]在操作S15中，可以选择用于验证是否对反熔丝存储器单元正确编程的电阻器。在反熔丝存储器单元具有图4的单元分布的情况下，如果被编程的是比特“01”，则可以选择第二读取电阻器Rr2作为验证电阻器。如果被编程的是比特“11”，则可以选择第三读取电阻器Rr3作为验证电阻器。如果被编程的是比特“10”，则反熔丝的单元电阻小于第三读取电阻器Rr3，因此验证过程不是必须的。
[0146]根据示例性实施例的基准电流产生部件的基准电阻部件只包括编程电阻器(例如，省去读取电阻器)。在这个实施例中，使用编程电阻器作为验证电阻器。例如，如果被编程的是比特“01”，则选择第二编程电阻器Rp2作为验证电阻器。另外，如果被编程的是比特“11”，则选择第三读取电阻器Rp3作为验证电阻器。如果被编程的是比特“10”，则跳过验证过程并且编程操作终止。
[0147]在操作S16中，向反熔丝存储器单元和基准电流产生部件施加读取电压。如果选择第二读取电阻器R2，则产生第二基准电流Ir2作为验证基准电流。如果选择第三读取电阻器R3，则产生第三基准电流Ir3作为验证基准电流。
[0148]在操作S17中，确定单元电流是否低于验证基准电流。如果所需比特被编程到反熔丝存储器单元，则单元电流低于验证基准电流。然而，如果单元电流高于验证基准电流，则反熔丝存储器单元没有被正确编程。也就是说，尽管要被编程的是“01”，但是替代地不正确地编程了 “ 11”或“ 10 ”，或者尽管要被编程的是“ 11 ”，但是替代地不正确地编程了 “ 10 ”。按照反熔丝存储器单元的特性，不可以修正这种误差。因此，被不正确编程的反熔丝存储器单元的地址可以被报告到控制器，并且可以对另一个反熔丝存储器单元重新编程。
[0149]尽管参照图10描述了将2比特的数据编程到反熔丝存储器单元中，但本发明构思可以被应用在将3比特或更多比特的数据编程到反熔丝存储器单元中的实施例中。
[0150]图11是根据本发明构思的示例性实施例的由反熔丝存储器装置执行的操作方法的流程图。特别地，图11是根据本发明构思的实施例的由反熔丝存储器装置执行的编程操作方法的流程图。
[0151]参照图11，在操作S21中，根据之前确定的次序，从多个电阻器之中选择电阻器。在反熔丝存储器单元具有图4的单元分布的实施例中，首先选择第二读取电阻器Rr2。此后，基于将例如第二读取基准电流Ir2的读取基准电流与当选择第二读取电阻器Rr2时的单元电流的比较结果，来选择第一读取电阻器Rrl或第三读取电阻器Rr3。因此，可以通过仅执行两个比较操作，来检测被编程到反熔丝存储器单元中的比特的值。
[0152]在操作S22中，向反熔丝存储器单元和基准电流产生部件施加读取电压。如果选择第一读取电阻器Rl，则产生第一读取电流Ir I。如果选择第二读取电阻器R2，则产生第二读取电流Ir2。如果选择第三读取电阻器R3，则产生第三读取电流Ir3。
[0153]在操作S23中，将单元电流与第一至第三读取基准电流Irl、Ir2和Ir3比较。在操作S24中，基于操作S23的比较结果，检测被编程到反熔丝存储器单元中的比特的值。
[0154]假设首先选择第二读取电阻器Rr2，并且再选择第一读取电阻器Rrl或第三读取电阻器Rr3。如果单元电流低于第二读取基准电流Ir2，则“00”或“01”可以被检测作为被编程到反熔丝存储器单元中的比特的值。在这个实施例中，选择第一读取电阻器Rrl，将单元电流与第一读取基准电流Irl比较，并且确定被编程到反熔丝存储器单元中的比特的值是“00”还是“01”。更具体地，如果单元电流低于第一读取基准电流Irl，则可以确定“00”是被编程到反熔丝存储器单元中的比特的值。如果单元电流高于第一读取电流Irl，则可以确定“00”是被编程到反熔丝存储器单元中的比特的值。
[0155]如果单元电流高于第二读取基准电流Ir2，则“11”或“10”可以被检测作为被编程到反熔丝存储器单元中的比特的值。在这个实施例中，选择第三读取电阻器Rr3，将单元电流与第三读取基准电流Ir3比较，并且确定被编程到反熔丝存储器单元中的比特的值是“11”还是“10”。更具体地，如果单元电流低于第三读取基准电流Ir3，则可以确定“11”是被编程到反熔丝存储器单元中的比特的值。如果单元电流高于第三读取电流Ir3，则可以确定“ 10”是被编程到反熔丝存储器单元中的比特的值。
[0156]另外，如果确定将被检测的比特，则选择用于确定将被检测的比特的电阻器。在将2比特数据编程到反熔丝存储器单元中并且将从2比特数据中检测高比特的实施例中，选择第二读取电阻器Rr2。在这个实施例中，可以通过只执行一个比较操作来检测高比特。如果将从2比特数据中检测低比特，则选择第一读取电阻器Rrl和第三读取电阻器Rr3。在这个实施例中，执行两个比较操作。
[0157]尽管参照图11描述从反熔丝存储器单元中读取2比特的数据，但是本发明构思可以被应用在从反熔丝存储器单元中读取3比特或更多比特的数据的实施例中。
[0158]可以单独使用根据本发明构思的至少一个示例性实施例的反熔丝存储器装置。例如，存储器模块装置可以只包括上述反熔丝存储器装置。根据示例性实施例，存储器模块包括至少一个反熔丝存储器装置和诸如DRAM的易失性存储器装置和诸如闪存存储器装置的非易失性存储器装置中的至少一个。
[0159]虽然已经参照本发明构思的示例性实施例特别示出和描述了本发明构思，但是应该理解，在不脱离本发明构思的精神和范围的情况下，可以在其中进行各种形式和细节上的变化。
【权利要求】
1.一种反熔丝存储器装置，包括: 反熔丝存储器单元，所述反熔丝存储器单元包括反熔丝； 基准电流产生部件，所述基准电流产生部件被构造为:提供从多个基准电流之中选择的基准电流；以及 比较部件，所述比较部件被构造为:将流过所述反熔丝的单元电流的强度与所述基准电流的强度比较，并且提供与比较结果对应的输出信号。
2. 根据权利要求1所述的反熔丝存储器装置，进一步包括基准电流选择部件，所述基准电流选择部件被构造为:从所述多个基准电流之中，选择与将被编程到所述反熔丝的多个比特的值对应的基准电流。
3.根据权利要求1所述的反熔丝存储器装置，进一步包括: 电压产生部件，所述电压产生部件被构造为:在编程操作模式下向所述反熔丝存储器单元的第一端子施加破坏电压；以及 控制部件，所述控制部件被构造为:基于所述输出信号，控制所述电压产生部件，以在所述单元电流的强度高于所述基准电流的强度时防止将所述破坏电压施加到所述反熔丝存储器单元的所述第一端子。
4.根据权利要求3所述的反熔丝存储器装置，其中所述控制部件控制所述电压产生部件，以向所述反熔丝存储器单元的所述第一端子施加读取电压，并且指示是否将多个比特编程到所述反熔丝存储器单元。
5.根据权利要求3所述的反熔丝存储器装置，其中所述基准电流产生部件包括与所述多个基准电流对应的多个电阻器， 其中所述多个比特被编程到的所述反熔丝具有的电阻值比与所选择的基准电流对应的电阻器的电阻值低。
6.一种反熔丝存储器装置，包括: 反熔丝存储器单元，所述反熔丝存储器单元包括反熔丝和被连接到所述反熔丝的单元晶体管； 基准电流产生部件，所述基准电流产生部件包括基准电阻部件和复制单元晶体管，所述复制单元晶体管被连接到所述基准电阻部件并且具有与所述单元晶体管相同的电特性；以及，所述基准电流产生部件被构造为提供基准电流，所述基准电流是根据所述基准电阻部件的电阻值而确定的；以及 比较部件，所述比较部件被构造为:将流过所述反熔丝的单元电流的强度与所述基准电流的强度比较，并且提供与比较结果对应的输出信号。
7.根据权利要求6所述的反熔丝存储器装置，进一步包括: 至少一个地址选择晶体管，所述至少一个地址选择晶体管被连接到所述反熔丝存储器单元，并且被构造为对所述反熔丝存储器单元寻址， 其中，所述基准电流产生部件进一步包括至少一个复制选择晶体管，所述至少一个复制选择晶体管被连接到所述复制单元晶体管，并且具有与所述至少一个地址选择晶体管相同的电特性。
8.根据权利要求6所述的反熔丝存储器装置，其中所述单元晶体管和所述复制单元晶体管具有相同的跨导。
9.根据权利要求6所述的反熔丝存储器装置，进一步包括: 第一节点，在编程操作模式下破坏电压被施加到所述第一节点并且在读取操作模式下读取电压被施加到所述第一节点；以及 第二节点，地电压被施加到所述第二节点， 其中，所述反熔丝和所述单元晶体管在所述第一节点和所述第二节点之间彼此串联连接， 其中，所述基准电阻部件和所述复制单元晶体管在所述第一节点和所述第二节点之间彼此串联连接。
10.根据权利要求9所述的反熔丝存储器装置，其中所述反熔丝包括金属氧化物半导体(MOS)晶体管，所述金属氧化物半导体晶体管包括被连接到所述第一节点的栅极、浮动漏极和被连接到所述单元晶体管的源极。
11.根据权利要求10所述的反熔丝存储器装置，进一步包括: 开关晶体管，所述开关晶体管被构造为:将所述第一节点连接到所述反熔丝的所述栅极。
12.根据权利要求11所述的反熔丝存储器装置，其中所述基准电流产生部件进一步包括复制开关晶体管，所述复制开关晶体管被连接在所述基准电阻部件和所述第一节点之间，并且具有与所述开关晶体管相同的电特性。
13.根据权利要求11所述的反熔丝存储器装置，其中所述基准电阻部件包括多个电阻器和被串联连接到所述多个电阻器的多个开关，所述多个电阻器通过所述多个开关被并联连接， 其中，所述多个开关中的每一个包括晶体管，所述晶体管具有与所述开关晶体管相同的电特性。
14.根据权利要求11所述的反熔丝存储器装置，其中基于所述输出信号，将所述开关晶体管短路，使得在所述编程操作模式下所述破坏电压被施加到所述反熔丝的所述栅极，并且当单元电流的强度高于基准电流的强度时，将所述开关晶体管开路。
15.根据权利要求14所述的反熔丝存储器装置，其中在将所述开关晶体管短路之后，所述破坏电压的电压电平逐渐增大，直到所述单元电流的强度高于所述基准电流的强度。
16.根据权利要求14所述的反熔丝存储器装置，其中所述基准电阻部件具有从多个编程电阻值之中选择的编程电阻值， 其中，在所述编程操作模式下被损坏的所述反熔丝具有的电阻值比所选择的编程电阻值低。
17.根据权利要求16所述的反熔丝存储器装置，进一步包括: 电阻选择部件，所述电阻选择部件被构造为:根据将被编程到所述反熔丝中的多个比特的值，从所述多个编程电阻值之中选择与所述多个比特的值对应的编程电阻值， 其中，当所述反熔丝具有的电阻值比与所述多个比特的值对应的所述编程电阻值低时，将所述多个比特的值编程到所述反熔丝中。
18.根据权利要求17所述的反熔丝存储器装置，其中将n比特数据编程到所述反熔丝中，所述基准电阻部件具有来自2n-l数量的编程电阻值之中的编程电阻值，其中，n是2或者大于2的自然数。
19.根据权利要求9所述的反熔丝存储器装置，其中所述基准电阻部件包括多个读取电阻器，并且在所述读取操作模式下，基于所述读取电阻器来选择读取电阻值。
20.根据权利要求19所述的反熔丝存储器装置，进一步包括: 电阻选择部件，所述电阻选择部件被构造为:从所述多个读取电阻值中选择至少一个读取电阻值，以在所述读取操作模式下读取被编程到所述反熔丝中的多个比特的值；以及 编码器部件，所述编码器部件被构造为:基于输出信号来读取并输出被编程到所述反熔丝的所述多个比特的值，所述输出信号指示所述反熔丝的电阻值和所选择的至少一个读取电阻值的比较结果。
21.根据权利要求6所述的反熔丝存储器装置，其中所述基准电流产生部件提供多个读取基准电流， 其中，所述比较部件将所述单元电流的强度与所述多个读取基准电流的强度比较，并且提供与比较结果对应的输出信号， 进一步包括: 编码器部件，所述编码器部件被构造为:基于所述输出信号，读取并输出被编程到所述反熔丝的多个比特的值。
22.根据权利要求6所述的反熔丝存储器装置，其中所述比较部件包括: 第一电流镜，所述第一电流镜被构造为:使所述单元电流进行电流镜像化并且产生第一电流； 第二电流镜，所述第二电流镜被构造为:使所述基准电流进行电流镜像化并且产生第二电流；以及 第三电流镜，所述第三电流镜被构造为:使所述第二电流进行电流镜像化并且产生第二电流；以及 其中，所述比较部件提供输出信号，所述输出信号是根据所述第一电流是高于还是低于所述第三电流而确定的。
23.根据权利要求6所述的反熔丝存储器装置，其中所述比较部件包括: 第一电流镜，所述第一电流镜被构造为:使所述单元电流进行电流镜像化并且产生第一电流； 第二电流镜，所述第二电流镜被构造为:使所述基准电流进行电流镜像化并且产生第二电流； 第三电流镜，所述第三电流镜被构造为:使所述第二电流进行电流镜像化并且产生第二电流； 第四电流镜，所述第四电流镜被构造为:使所述基准电流进行电流镜像化并且产生第四电流； 第五电流镜，所述第五电流镜被构造为:使所述单元电流进行电流镜像化并且产生第五电流； 第六电流镜，所述第六电流镜被构造为:使所述第五电流进行电流镜像化并且产生第六电流；以及 比较器，所述比较器被构造为:将第一输出信号与第二输出信号比较，并且输出所述输出信号，其中所述第一输出信号是根据所述第一电流是高于还是低于所述第三电流而确定的，所述第二输出信号是根据所述第四电流是高于还是低于所述第六电流而确定的。
24.一种反熔丝存储器装置，包括: 反熔丝存储器单元，所述反熔丝存储器单元包括反熔丝，所述反熔丝通过节点被连接到源极电阻器； 基准电压产生部件，所述基准电压产生部件被构造为产生多个基准电压； 比较部件，所述比较部件被构造为将所述节点的电压与所述多个基准电压比较；以及编码器部件，所述编码器部件被构造为:基于比较结果，读取并输出被编程到所述反熔丝存储器单元中的多个比特的值。
25.一种操作反熔丝存储器装置的方法，所述方法包括: 从包括多个电阻器的基准电阻部件中选择电阻器； 向包括反熔丝的反熔丝存储器单元施加电压； 向包括所述基准电阻部件的基准电流产生部件施加电压，并且产生与所选择的电阻器对应的基准电流；以及 将流过所述反熔丝的单元电流的强度与所述基准电流的强度比较。
26.根据权利要求25所述的方法，进一步包括，当比较结果指示所述单元电流高于所述基准电流时，停止向所述反熔丝存储器单元施加所述电压。
27.根据权利要求25所述的方法，其中所述电压足以造成所述反熔丝的电介质击穿，并且所选择的电阻器指示将被编程到所述反熔丝存储器单元中的多比特样式。
28.一种反熔丝存储器装置，包括:` 电压产生部件，所述电压产生部件被构造为:输出编程电压，以利用多比特样式编程反熔丝存储器单元； 所述反熔丝存储器单元包括被构造为接收所述输出的反熔丝； 基准电流产生部件，所述基准电流产生部件被构造为:接收所述输出并且选择多个基准电流中的一个基准电流，其中，每个基准电流指示不同的多比特样式；以及 控制部件，所述控制部件被构造为:当所述单元电流大于所述一个基准电流时，防止将所述编程电压施加到所述反熔丝， 其中，所述编程电压处于足以造成所述反熔丝内电介质击穿的电平。
29.根据权利要求28所述的反熔丝存储器装置，进一步包括开关晶体管，所述开关晶体管被连接在所述电压产生部件和所述反熔丝存储器单元之间，其中所述控制部件使所述开关晶体管截止，以防止施加所述编程电压。
30.根据权利要求28所述的反熔丝存储器装置，其中所述电压产生部件被进一步构造为:以不足以造成电介质击穿的电平输出读取电压，以读取所编程的多比特样式。
【文档编号】G11C17/16GK103578559SQ201310306175
【公开日】2014年2月12日 申请日期:2013年7月19日 优先权日:2012年7月19日
【发明者】张敏洙, 徐宁焄, 李燦勇 申请人:三星电子株式会社