闪存器件及其中闪存单元块的擦除方法

闪存器件及其中闪存单元块的擦除方法
【专利摘要】本申请涉及闪存器件及其中闪存单元块的擦除方法。闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的块之一对应的擦除块地址。块地址比较部被配置为比较控制逻辑电路输出的擦除块地址与最后块地址，如果擦除块地址和最后块地址不同，则向控制逻辑电路输出擦除进展信号。控制逻辑电路在接收到擦除进展信号时输出要擦除的另一块的擦除块地址，直到要擦除的最后块已经或正在被擦除。地址寄存器部包括配置为存储起始块地址的第一地址寄存器和配置为存储最后块地址的第二地址寄存器。
【专利说明】闪存器件及其中闪存单元块的擦除方法
[0001] 本申请为于2006年12月31日提交、申请号为200610156446. 9、发明名称为"闪 存器件及其中闪存单元块的擦除方法"的中国专利申请的分案申请，其全部内容通过引用 合并于本申请中。
[0002] 相关申请的交叉引用
[0003] 本发明要求2006年9月29日提交的韩国专利申请第2006-96184号的优先权，其 全部内容通过引用结合于此。

【技术领域】
[0004] 本发明涉及闪存器件和提高擦除操作速度的方法。

【背景技术】
[0005] 即使当不供电时，闪存器件也保持其中存储的数据，S卩，闪存器件是一种非易失性 的存储器件。根据其中所包括的存储器单元的模式，该闪存器件分为N0R闪存器件和NAND 闪存器件。闪存器件的操作分为编程操作、擦除操作和读操作。
[0006] NAND闪存器件中的存储器单元阵列包括多个块，且每个块具有连接到多个位线的 串。此处，所述串包括连接到所述位线的漏选择晶体管、多个存储器单元和连接到公共源线 的源选择晶体管。由于NAND闪存器件中的此单元阵列是公知的，将省略有关所述单元阵列 的进一步说明。
[0007] NAND闪存器件的擦除操作以块为单位来执行。即，一块中所包括的所有闪存单元 在一次擦除操作中被擦除。当需要擦除几个块时，输入要擦除的第一块的地址，然后第一块 被擦除。第一块被擦除后，输入紧接着第一块的第二块的地址，于是第二块可被擦除。
[0008] 简言之，根据传统的擦除技术，为了擦除特定块，总是需要输入对应于该块的地 址。换言之，当擦除N(大于2的整数）个块时，需要输入所有N个地址。


【发明内容】

[0009] 本发明的特征在于提供一种闪存器件和一种擦除存储器单元块的方法，其中通过 存储起始块和最后块的地址，逐次擦除所述块，然后当所述最后块被擦除时完成整个擦除 操作，从而提高了擦除操作的速度。
[0010] 根据本发明一个实施例的闪存器件包括存储器单元阵列、地址寄存器部、控制逻 辑电路、高电压发生器、块选择部、擦除块地址存储部和块地址比较部。所述存储器单元阵 列具有多个块。所述地址寄存器部存储与要擦除的第一块对应的起始块地址以及与要擦除 的最后块对应的最后块地址。所述控制逻辑电路输出擦除命令信号和擦除块地址。所述高 电压发生器根据所述擦除命令信号输出擦除操作所需的擦除电压。所述块选择部根据所述 擦除块地址将所述擦除电压发送到对应的块。所述擦除块地址存储部存储从所述控制逻辑 电路输出的擦除块地址。所述块地址比较部比较所述最后块地址和所述擦除块地址，如果 所述最后块地址和所述擦除块地址不同，则向所述控制逻辑电路输出擦除进展信号。所述 控制逻辑电路在接收到所述擦除进展信号时增加所述擦除块地址，直到所述擦除块地址等 于所述最后块地址。对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦 除。所述地址寄存器部包括：配置为存储所述起始块地址的第一地址寄存器；以及配置为 存储所述最后块地址的第二地址寄存器。
[0011] 根据本发明一个实施例的擦除闪存器件中的块的方法包括：存储与要擦除的第 一块的地址对应的起始块地址；存储与要擦除的最后块的地址对应的最后块地址；以及对 从由所述起始块地址所选择的块到由所述最后块地址所选择的块执行擦除操作。
[0012] 在一个实施例中，闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被 配置为接收要擦除的多个块中的要擦除的第一块的起始块地址以及要擦除的多个块中的 要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的所 述块之一对应的擦除块地址。块地址比较部被配置为比较由所述控制逻辑电路输出的擦除 块地址与所述最后块地址，如果所述擦除块地址与所述最后块地址不同，则向所述控制逻 辑电路输出擦除进展信号。所述控制逻辑电路在接收到所述擦除进展信号时输出要擦除的 另一块的擦除块地址，直到要擦除的所述最后块已经或正在被擦除。对应于从所述控制逻 辑电路输出的所述擦除块地址的所有块被逐次擦除。所述地址寄存器部包括：配置为存储 所述起始块地址的第一地址寄存器；以及配置为存储所述最后块地址的第二地址寄存器。
[0013] 在一个实施例中，所述存储器件还包括：擦除块地址存储部，其被配置为接收由所 述控制逻辑电路输出的擦除块地址，并向所述块地址比较部输出所述擦除块地址。高电压 发生器被配置为根据所述控制逻辑电路输出的擦除命令信号输出擦除操作所需的擦除电 压。块选择部被配置为将所述擦除电压发送到对应于所述擦除块地址的块。
[0014] 在一个实施例中，所述地址寄存器部包括配置为存储所述起始块地址的第一地址 寄存器和配置为存储所述最后块地址的第二地址寄存器。所述地址寄存器部和所述块地址 比较部共享所述第二地址寄存器。
[0015] 在另一实施例中，一种擦除闪存器件中的块的方法包括：在第一地址寄存器中存 储与要擦除的多个块中的要擦除的第一块的地址对应的起始块地址。在第二地址寄存器中 存储与要擦除的多个块中的要擦除的最后块的地址对应的最后块地址。从所述第一块开始 执行擦除操作，直到所述最后块被擦除。确定最近正在擦除或已被擦除的块是否对应于所 述多个块中的要擦除的所述最后块。如果最近正在擦除或已被擦除的块不对应于所述最后 块，则生成擦除进展信号以增加最近正在擦除或已被擦除的块的地址或从要擦除的多个块 中选择另一块地址。如果最近正在擦除或已被擦除的块对应于所述最后块，则停止所述擦 除操作。所述第一块、与所述起始块地址和所述最后块地址之间的块地址对应的块以及所 述最后块被逐次擦除。
[0016] 执行所述擦除操作的步骤包括：擦除由所述起始块地址所选择的块，以及从要擦 除的所述多个块中选择另一块地址，其中重复以上擦除和选择步骤，直到最后块被擦除。

【专利附图】

【附图说明】
[0017] 图1所示为根据本发明的一个实施例的闪存器件的电路图；以及
[0018] 图2所示为根据本发明的一个实施例的擦除闪存器件中的块的方法的流程图。

【具体实施方式】
[0019] 图1所示为根据本发明的一个实施例的闪存器件的电路图。本实施例的闪存器 件包括存储器单元阵列110、控制逻辑电路130、高电压发生器140、X-解码器150、切换部 160、页缓冲器170、Y-解码器180、数据输入/输出缓冲器190、地址寄存器部200、擦除块 地址存储部210和块地址比较部220。此处，X-解码器150和切换部160形成块选择部。
[0020] 存储器单元阵列110包括具有多个存储器单元（未示出）的存储器单元块MB1到 MBK，其中K是整数。
[0021] 控制逻辑电路130响应于外部控制信号/WE、/RE、ALE、CLE来接收命令信号CMD 或地址信号ADD，并响应于命令信号CMD来产生读命令READ、编程命令PGM和擦除命令ERS 之一。此外，控制逻辑电路130基于地址信号ADD来产生行地址信号RADD和列地址信号 CADD。
[0022] 高电压发生器140包括体电压发生器（bulk voltage generator)40、第一偏置电 压发生器50和第二偏置电压发生器60。
[0023] 体电压发生器40响应于读命令READ、编程命令PGM和擦除命令ERS之一来产生并 向所述存储器单元的P阱提供体电压VCB。
[0024] 体电压发生器40响应于读命令READ或编程命令PGM来产生低电压电平（例如， VCB = 0V)。而且，体电压发生器40响应于擦除命令ERS产生高电压电平（例如，VCB= 16V 到 20V)。
[0025] 第一偏置电压发生器50响应于读命令READ、编程命令PGM和擦除命令ERS之一， 产生漏偏置电压V⑶和源偏置电压VGS。此外，第一偏置电压发生器50向全局漏选择线 ⑶SL提供漏偏置电压VGD，并向全局源选择线GSSL提供源偏置电压VGS。特别地，响应于读 命令READ，第一偏置电压发生器50针对漏偏置电压V⑶和源偏置电压VGS产生高电压电平 (例如，VGD = VGS = 4. 5V)。而且，响应于编程命令PGM，第一偏置电压发生器50产生VGD = Vcc (未示出）的漏偏置电压VGD以及具有低电压电平的源偏置电压VGS。而且，响应于 擦除命令ERS，第一偏置电压发生器50产生具有低电压电平的源偏置电压VGS和漏偏置电 压V⑶。
[0026] 响应于读命令READ、编程命令PGM和擦除命令ERS之一以及解码信号DEC，第二偏 置电压发生器60产生字线偏置电压VWF1至VWFJ、字线偏置电压VWS1至VWSJ或字线偏置 电压VWT1至VWTJ，并向全局字线GWL1至GWLJ提供所产生的电压，其中J是整数。特别地， 第二偏置电压发生器60响应于读命令READ来产生字线偏置电压VWF1至VWFJ。此外，第二 偏置电压发生器60响应于编程命令PGM来产生字线偏置电压VWS1至VWSJ。此外，第二偏 置电压发生器60响应于擦除命令ERS来产生字线偏置电压VWT1至VWTJ。
[0027] X-解码器150对行地址信号RADD进行解码并输出解码信号DEC。
[0028] 切换部160响应于解码信号DEC来选择存储器单元块MB1至MBK中的一个或一些， 并将所选择的存储器单元块（或多个存储器单元块）的本地字线（未示出）分别耦合到全 局字线GWL1到GWLJ。
[0029] 切换部160将所选择的存储器单元块的漏选择线（未示出）耦合到全局漏选择线 GDSL，并将所选择的存储器单元块的源选择线（未示出）耦合到全局源选择线GSSL。
[0030] 由于页缓冲器170、Y-解码器180和数据输入/输出缓冲器190是公知的技术，将 省略有关元件170、180和190的进一步说明。
[0031] 地址寄存器部200包括第一和第二地址寄存器200A和200B，并存储将被擦除的 块地址。特别地，第一地址寄存器200A存储与执行擦除操作的第一块的地址对应的块地址 (下面称为"起始块地址"）。此外，第二地址寄存器200B存储与要擦除的最后块的地址对 应的块地址（下面称为"最后块地址"）。
[0032] 当执行擦除操作时，擦除块地址存储部210存储来自控制逻辑电路130的行地址 RADD或要擦除的块地址。通常，在执行擦除操作之后执行擦除验证操作，且输出验证结果。 根据所述验证结果，如果正确执行了擦除操作，则擦除块地址存储部210将所述擦除块地 址输出到块地址比较部220。
[0033] 块地址比较部220将存储在第二地址寄存器200B中的最后块地址与擦除块地址 存储部210输出的擦除块地址进行比较。
[0034] 如果所述擦除块地址与最后块地址不同，块地址比较部220将擦除进展信号发送 到控制逻辑电路130,于是擦除操作可进行到下一块。
[0035] 但是，如果所述擦除块地址与最后块地址相同，则块地址比较部220检测到要擦 除的块中的最后块已被擦除，并将擦除操作完成信号发送到控制逻辑电路130。块地址比较 部220输出的擦除进展信号还用作控制逻辑电路130的擦除操作使能信号。此外，控制逻 辑电路130根据块地址比较部220输出的擦除进展信号来确定是否对下一块执行擦除操作 或擦除操作是否结束，并根据结果输出擦除命令ERS。
[0036] 简言之，在本实施例的闪存器件中，可以逐次擦除要擦除的块，而不用在每一擦除 操作之后不断地输入下一块地址。仅需要起始块地址和最后块地址。
[0037] 图2所示为根据本发明的一个实施例的擦除闪存器件中的块的方法的流程图。
[0038] 参考图1和图2,在步骤S210,输入擦除设置命令，以执行擦除操作。此处，擦除设 置命令可从外围电路输入，如CPU等。
[0039] 在步骤S220,与要擦除的第一块的地址对应的起始块地址被存储在地址寄存器部 200的第一地址寄存器部200A中。
[0040] 在步骤S230,存储起始块地址，然后输入伪确认命令（dummy confirm command)。 此处，所述伪确认命令可以是确认起始块地址输入结束的信号。这允许在起始块地址完成 之后输入最后块地址的时序。
[0041] 在步骤S240,在输入伪确认命令之后，要擦除的最后块的地址被存储在地址寄存 器部200的第二地址寄存器200B中。此处，因为输入起始块地址所需的时间是恒定的，例 如，3个时钟周期，所以，在距第一寄存器被加载一定时间段之后可以逐次输入最后块地址。 这种情况下，步骤S230可省略。
[0042] 在步骤S250,当最后块地址的存储结束时，输入擦除确认命令。此处，在经过足够 输入起始块地址和最后块地址的时间之后，擦除确认命令可从外围电路如CPU等产生，并 被输入到控制逻辑电路130。
[0043] 在步骤S260,当输入擦除确认命令时，执行擦除操作。控制逻辑电路130输出行 地址RADD、或与存储在第一地址寄存器200A中的起始块地址对应的块地址、以及擦除命令 信号ERS。行地址RADD或块地址被发送到X-解码器150,并且也存储在擦除块地址存储部 210中。体电压发生器40,第一偏置电压发生器50和第二偏置电压发生器60响应于擦除命 令信号ERS来输出擦除操作所需的擦除电压VCB、VGD、VGS和VWT1至VWTJ。X-解码器150 根据行地址RADD输出用于选择要擦除的块的块选择信号。切换部160根据块选择信号将 全局字线GWL1至GWL耦合到所要擦除的块的本地字线，将全局漏选择线⑶SL耦合到本地 漏选择线，将全局源选择线GSSL耦合到本地源选择线，使得擦除电压VCB、VGD、VGS和VWT1 至VWTJ被发送到要擦除的块中的闪存单元。因此，擦除电压VCB、VGD、VGS和VWT1至VWTJ 被发送到要擦除的块，于是执行擦除操作。擦除操作结束后，确定擦除操作是否正常结束。 如果擦除操作不是正常结束，则再次执行擦除操作。如果再次执行擦除操作，体电压发生器 40输出的体电压VCB的电平可逐渐增加。
[0044] 在步骤S270,如果擦除操作结束，则检测被擦除的块是否是要擦除的块中的最后 块。特别地，擦除块地址存储部210向块地址比较部220输出所存储的擦除块地址。块地 址比较部220然后将存储在第二地址寄存器200B中的最后块地址与所述擦除块地址进行 比较。
[0045] 如果所述最后块地址与所述擦除块地址不同，则块地址比较部220将擦除进展信 号输出到控制逻辑电路130,于是可对下一块执行擦除操作。
[0046] 在步骤S280,对下一块进行擦除操作，控制逻辑电路130增加行地址RADD或块地 址。然后根据增加的行地址RADD再次执行擦除操作，S卩，再次执行步骤S260。
[0047] 如果在步骤S270中所述擦除块地址与最后块地址相同，则每个要擦除的块已被 擦除，于是擦除操作结束。这时，块地址比较部220禁止到控制逻辑电路130的擦除进展信 号，由此结束擦除操作。
[0048] 本说明书中的对"一个实施例"、"实施例"、"示例实施例"等的任何提及均表示：结 合实施例所述的具体特征、结构或特性包括在本发明的至少一个实施例中。本说明书中各 处出现这个词不必指同一实施例。
[0049] 虽然已参考多个示意实施例说明了本发明，应该理解本领域技术人员做出的各种 其他修改和实施例将包含在本公开的原理的精神和范围中。更特别地，在本公开、附图和所 附权利要求的范围内，对组成部分和/或主题组合设置的设置的各种变更和修改均是可能 的。
【权利要求】
1. 一种闪存器件，其包括： 具有多个块的存储器单元阵列； 地址寄存器部，其被配置为存储要擦除的多个块中的要擦除的第一块的起始块地址和 要擦除的所述多个块中的要擦除的最后块的最后块地址； 控制逻辑电路，其被配置成输出擦除命令信号和擦除块地址； 高电压发生器，其被配置为根据所述擦除命令信号来输出擦除操作所需的擦除电压； 块选择部，其被配置为将所述擦除电压发送到对应于所述擦除块地址的块； 擦除块地址存储部，其被配置为存储从所述控制逻辑电路输出的擦除块地址； 块地址比较部，其被配置为比较所述最后块地址与所述擦除块地址，如果所述最后块 地址和所述擦除块地址不同，则向所述控制逻辑电路输出擦除进展信号， 其中所述控制逻辑电路在接收到所述擦除进展信号时增加所述擦除块地址，直到所述 擦除块地址等于所述最后块地址， 其中对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦除，并且 其中所述地址寄存器部包括： 配置为存储所述起始块地址的第一地址寄存器；以及 配置为存储所述最后块地址的第二地址寄存器。
2. 如权利要求1所述的闪存器件，其中所述控制逻辑电路在执行编程操作时输出编程 命令信号，并在执行读操作时输出读命令信号。
3. 如权利要求2所述的闪存器件，其中所述高电压发生器根据所述编程命令信号来 输出编程操作所需的编程操作电压，并根据所述读命令信号来输出读操作所需的读操作电 压。
4. 一种闪存器件，其包括： 具有多个块的存储器单元阵列； 地址寄存器部，其被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和 要擦除的所述多个块中的要擦除的最后块的最后块地址； 控制逻辑电路，其被配置为输出擦除命令信号和与要擦除的所述块之一对应的擦除块 地址； 块地址比较部，其被配置为比较所述控制逻辑电路输出的擦除块地址与所述最后块地 址，如果所述擦除块地址和所述最后块地址不同，则向所述控制逻辑电路输出擦除进展信 号， 其中所述控制逻辑电路在接收到所述擦除进展信号时输出要擦除的另一块的擦除块 地址，直到要擦除的所述最后块已经或正在被擦除， 其中对应于从所述控制逻辑电路输出的所述擦除块地址的所有块被逐次擦除，并且 其中所述地址寄存器部包括： 配置为存储所述起始块地址的第一地址寄存器；以及 配置为存储所述最后块地址的第二地址寄存器。
5. 如权利要求4所述的闪存器件，其中当所述控制逻辑电路输出的擦除块地址对应于 所述最后块地址时，所述擦除进展信号指示要擦除的所述最后块已经被擦除。
6. 如权利要求4所述的闪存器件，其还包括： 擦除块地址存储部，其被配置为接收从所述控制逻辑电路输出的擦除块地址，并向所 述块地址比较部输出所述擦除块地址。
7. 如权利要求4所述的闪存器件，其还包括： 高电压发生器，其被配置为根据所述控制逻辑电路输出的擦除命令信号来输出擦除操 作所需的擦除电压；以及 块选择部，其被配置为将所述擦除电压发送到对应于所述擦除块地址的块。
8. 如权利要求4所述的闪存器件，其中所述地址寄存器部和所述块地址比较部共享所 述第二地址寄存器。
9. 一种擦除闪存器件中的块的方法，其包括： 在第一地址寄存器中存储与要擦除的多个块中的要擦除的第一块的地址对应的起始 块地址； 在第二地址寄存器中存储与要擦除的多个块中的要擦除的最后块的地址对应的最后 块地址； 从所述第一块开始执行擦除操作，直到所述最后块被擦除； 确定最近正在擦除或已被擦除的块是否对应于所述多个块中的要擦除的所述最后 块； 如果最近正在擦除或已被擦除的块不对应于所述最后块，则生成擦除进展信号以增加 最近正在擦除或已被擦除的块的地址或从要擦除的多个块中选择另一块地址；以及 如果最近正在擦除或已被擦除的块对应于所述最后块，则停止所述擦除操作， 其中，所述第一块、与所述起始块地址和所述最后块地址之间的块地址对应的块以及 所述最后块被逐次擦除。
10. 如权利要求9所述的方法，其还包括： 在存储所述起始块地址之前，输入用于擦除操作的擦除设置命令。
11. 如权利要求9所述的方法，其还包括： 在存储所述最后块地址之前，输入伪确认命令，用于调整所述最后块地址的输入时序。
12. 如权利要求9所述的方法，其还包括： 在所述擦除操作之前输入擦除确认命令。
13. 如权利要求9所述的方法，其还包括： 执行所述擦除操作之后，确定所述擦除操作是否已正确执行。
【文档编号】G11C16/16GK104123965SQ201410337920
【公开日】2014年10月29日 申请日期:2006年12月31日 优先权日:2006年9月29日
【发明者】丁民中, 郑丙官, 姜泰圭 申请人:海力士半导体有限公司