一种单多晶非易失存储器的存储单元的制作方法
【专利摘要】本发明公开了一种单多晶非易失存储器的存储单元，包括控制管、隧穿管、选择管和浮栅，控制管为一个面积较大的PMOS管，用于将控制管上的电压耦合到浮栅上去，控制管的N阱与源极相连接，其栅极与浮栅相连；隧穿管为没有漏区或者源区，且栅极多晶部分覆盖在氧化隔离槽上的PMOS管，隧穿管的N阱与源极相连，隧穿管的栅极与浮栅相连；选择管为与控制管串联的PMOS管，选择管的源极与控制管的漏极相连，选择管的N阱与控制管的N阱、源极相连，选择管的栅极用于选择信号输入。本发明的单多晶非易失存储器的存储单元完全兼容标准CMOS工艺，能够嵌入到标准CMOS集成电路中去。这样极大降低了技术开发周期与工程生产费用。
【专利说明】-种单多晶非易失存储器的存储单元
【技术领域】
[0001] 本发明涉及集成电路领域，具体的讲，涉及用于非易失存储器的存储单元。
【背景技术】
[0002] 电子技术日益发展，许多集成电路系统或者模块需要使用一定容量的非易失性存 储器。通常，非易失性存储器可以作为独立存储器芯片，由芯片外部控制电路进行数据处 理。然而，在许多情况下，非易失存储器必须和其他控制电路集成在相同芯片中。
[0003] 在常规的非易失性存储器器件中，存储器单元的大多采用浮栅结构存储电荷来存 储数据。特别是对于标准硅衬底互补型金属氧化物半导体（CMOS)工艺流程来说，浮栅结构 存储单元通常需要一个附加的多晶硅层。因此，标准CMOS工艺中的非易失性存储器单元的 集成将需要附加的处理步骤和掩膜，这将会造成成本的不合理增长，尤其是在考虑到经常 只需要非常小量的集成的非易失性存储器时。
[0004] 低成本的非易失大多采用单多晶的非易失存储单元。单多晶的非易失存储单元一 般由四个金属氧化物半导体（M0S)管组成。它们为一个较大面积用于浮栅耦合电压的M0S 管做控制管，一个由面积小于控制管十分之一以上的M0S管做隧穿管、一个用于读取的M0S 管做读取管和读取时用到的选择管。单多晶的非易失存储单元中的读取管也可以由控制管 或者隧穿管充当，减少M0S管数量来减小存储单元面积。
[0005] 单多晶非易失存储器大多利用Fowler-Nordheim(FN)隧穿效应进行擦除与编程 操作。相比热电子注入效应，FN隧穿效应具有消耗能量小的优势但是需要在存储单元上施 加较高的电压。单多晶非易失存储单元利用隧穿管电容与控制管电容的比例将高电压耦合 到浮栅上去，控制管的面积一般为隧穿管面积的10倍以上，这样导致单多晶非易失存储单 元面积相当大，存储密度无法提高而且制造成本也很高。因此，需要一种小面积的单多晶非 易失存储单元。
【发明内容】
[0006] 针对上述已有技术的不足，提出一种单多晶非易失存储器的存储单元。
[0007] 为实现上述目的，本发明采用的技术方案为：
[0008] -种单多晶非易失存储器的存储单元，其特征在于：包括控制管、隧穿管、选择管 和浮栅，控制管为一个M0S电容是隧穿管M0S电容10?15倍的PM0S管，用于将控制管上 的电压耦合到浮栅上去，控制管的N阱与源极相连接，其栅极与浮栅相连；隧穿管为没有漏 区或者源区，且栅极多晶部分覆盖在氧化隔离槽上的PM0S管，隧穿管的N阱与源极相连，隧 穿管的栅极与浮栅相连；选择管为与控制管串联的PM0S管，选择管的源极与控制管的漏极 相连，选择管的N阱与控制管的N阱、源极相连，选择管的栅极用于选择信号输入。
[0009] 其中：
[0010] 所述的隧穿管为没有漏区或者源区的PM0S管，由于其栅极多晶部分覆盖在氧化 隔离槽上，具有很小的M0S电容。
[0011] 所述的控制管M0S电容是隧穿管M0S电容的10?15倍，但控制管的面积仅为隧 穿管M0S电容的4?6倍。
[0012] 所述的控制管与选择管均驻留在第一个N阱中，隧穿管驻留在第二个N阱中。
[0013] 所述的控制管与选择管的栅极均与浮栅相连，浮栅为被氧化绝缘层隔离的多晶硅 结构。
[0014] 所述的控制管、隧穿管、选择管均为厚栅极氧化层的PM0S管。
[0015] 本发明的单多晶非易失存储器的存储单元定义了四个端口：C、T、SEN和R。端口 C为控制管的源极，控制管的源极和N阱相连，用于给控制管偏置各种操作命令所需的偏置 电压。端口 T为隧穿管的源极，隧穿管的源极和N阱相连，用于偏置隧穿管的电压。端口 SEN为选择管的栅极，其控制读取操作时的存储单元选择。端口 R为选择管的漏极，其用于 将读取电流输出到位线上。
[0016] 本发明的单多晶非易失存储器的存储单元擦除与编程操作采用FN隧穿效应，需 要在存储单元上施加高电压。根据生产工艺的不同，所需的高压也不同。
[0017] 本发明的单多晶非易失存储器的存储单元完全兼容标准CMOS工艺，能够嵌入到 标准CMOS集成电路中去。这样极大降低了技术开发周期与工程生产费用。
【专利附图】
【附图说明】
[0018] 图1为本发明的电气符号不意图。
[0019] 图2为本发明的版图示意图。
[0020] 图3为图2沿"A-A"切线的横截面示意图。
[0021] 图4为图2沿"B-B"切线的横截面示意图。
[0022] 图5为擦除操作时选中存储单元的状态示意图。
[0023] 图6为擦除操作时未选存储单元的状态示意图。
[0024] 图7为编程操作时选中存储单元的状态示意图。
[0025] 图8为编程操作时未选存储单元的状态示意图。
[0026] 图9为读取操作时选中存储单元的状态示意图。
[0027] 本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
【具体实施方式】
[0028] 参考图1，所述的单多晶非易失存储器的存储单元包括：控制管110、隧穿管120、 选择管130和浮栅140。控制管110为一个面积是隧穿管120面积5倍的PM0S管，控制管 110的源极111为定义为端口 C，控制管110驻留在第一个N阱210中。控制管110的栅极 为与浮栅140相连的单多晶。选择管130为与控制管串联的PM0S管，它的源极131与控 制管110的漏极113相连。选择管130驻留在第一个N阱210中。选择管130的栅极134 定义为端口 SEN，漏极133定义为端口 R。第一个N阱210通过阱接触与控制管110的源极 111相连。隧穿管120为没有漏区且栅极多晶的一部分覆盖在氧化隔离槽上的的PM0S管， 它的源极121定义为端口 T。隧穿管120驻留在第二个N阱220中。隧穿管120的栅极为 与浮栅140相连的单多晶。
[0029] 本发明中的单多晶非易失存储器的存储单元定义了四个端口：C、T、SEN和R。端 口 C为控制管的源极111，控制管的源极111和第一个N阱210通过阱接触相连，用于给控 制管110偏置编程时的高电压、擦除时的零电压以及读取操作时偏置读电压。端口 T为隧 穿管120的源极121，隧穿管120的源极121和第二个N阱220通过阱接触相连，用于偏置 隧穿管的电压。端口 SEN为选择管130的栅极134,其控制读取操作时的存储单元选择。端 口 R为选择管130的漏极133,其用于将读取电流输出到位线上。
[0030] 图2所示为本发明的版图示意图，控制管与选择管驻留在第一个N阱210,隧穿管 驻留在第二个N阱220。图中标号211为第一个N阱的有源区。控制管与隧穿管共享栅极形 成浮栅140。浮栅140上不能有接触孔，其周围被氧化隔绝。第一个N阱210的阱接触112 与控制管源极111通过接触孔和金属层相连。选择管的多晶上连接接触孔形成栅极134,用 于输入选择信号。选择管的漏区上连接接触孔形成漏极133,用于读取电流输出。
[0031] 图2中，第二个N阱220面积较小，其与第一个N阱210保持0. Sum以上距离。第 二个N阱的有源区221未穿通浮栅140多晶硅，只伸展到浮栅宽度的为d，d的宽度可以根 据工程的需要进行调试，一般可取第二个N阱部分上浮栅宽度的0. 3?0. 6倍。第二个N 阱的阱接触122与隧穿管的源极121通过接触孔金属层相连。
[0032] 图3为图2沿'A-A'切线横截面图。301为衬底硅。第一个N阱210为在衬底硅 上进行N型低掺杂浓度形成的区域。STI为氧化物隔离槽，选择管漏区305、选择管源区与 控制管漏区共用的306、控制管源区307为源漏注入形成的P+掺杂区域，308为源漏注入形 成的N+掺杂区域。选择管上的标号302为P+掺杂的多晶硅，与接触孔连接形成选择管的 栅极134。控制管的栅极多晶硅303其与浮栅直接相连。控制管的栅极多晶硅303和选择 管的栅极多晶硅302被氧化物304所包围。N+掺杂区域308连接接触孔而形成的阱接触 122。
[0033] 图4为图2沿'B-B'切线横截面图。衬底硅301与图3中的衬底硅为同一块硅片。 第二个N阱220为掺杂N型低掺杂浓度形成的区域。栅极氧化层与侧墙氧化物404包围在 栅多晶硅403周围。N+掺杂区域406连接接触孔形成第二个N阱220的阱接触122。P+掺 杂区域407连接接触孔形成隧穿管的漏极121。STI氧化隔离槽（405)伸展到栅极多晶硅 下，减小了栅极多晶硅到阱的电容。
[0034] 定义Cc为控制管到浮栅的电容，Ct为隧穿管到浮栅的电容，α为控制管到浮栅 的耦合系数a ^CcACc+Ct)。工程上通过调节管子面积的比例，α可以达到0.9以上， (l-α)为隧穿管到浮栅的耦合系数。
[0035] 所述的单多晶非易失存储器的存储单元中，各个端口的操作电压状态为表1所 /_J、1 〇
[0036]
【权利要求】
1. 一种单多晶非易失存储器的存储单元，其特征在于：包括控制管、隧穿管、选择管和 浮栅，控制管为一个MOS电容是隧穿管MOS电容10?15倍的PMOS管，用于将控制管上的 电压耦合到浮栅上去，控制管的N阱与源极相连接，其栅极与浮栅相连；隧穿管为没有漏区 或者源区，且栅极多晶部分覆盖在氧化隔离槽上的PMOS管，隧穿管的N阱与源极相连，隧穿 管的栅极与浮栅相连；选择管为与控制管串联的PMOS管，选择管的源极与控制管的漏极相 连，选择管的N阱与控制管的N阱、源极相连，选择管的栅极用于选择信号输入。
2. 根据权利要求1所述的一种单多晶非易失存储器的存储单元，其特征在于：所述的 隧穿管为没有漏极或者源极的PMOS管，其栅极多晶部分覆盖在氧化隔离槽上。
3. 根据权利要求1所述的一种单多晶非易失存储器的存储单元，其特征在于：所述的 控制管与选择管均驻留在第一个N阱中，隧穿管驻留在第二个N阱中。
4. 根据权利要求1所述的一种单多晶非易失存储器的存储单元，其特征在于：所述的 控制管与选择管的栅极均与浮栅相连，浮栅为被氧化绝缘层隔离的多晶硅结构。
5. 根据权利要求1所述的一种单多晶非易失存储器的存储单元，其特征在于：所述的 控制管、隧穿管、选择管均为厚栅极氧化层的PMOS管。
6. 根据权利要求1、2、3、4或5所述的一种单多晶非易失存储器的存储单元，其特征在 于：所述单多晶非易失存储器的存储单元定义了四个端口：C、T、SEN和R;端口 C为控制管 的源极，控制管的源极和N阱相连，用于给控制管偏置编程时的高电压以及读取操作时偏 置读电压，端口 T为隧穿管的源极，隧穿管的源极和N阱相连，用于偏置隧穿管的电压，端口 SEN为选择管的栅极，其控制读取操作时的存储单元选择，端口 R为选择管的漏极，其用于 将读取电流输出到位线上。
7. 根据权利要求6所述的一种单多晶非易失存储器的存储单元，其特征在于：所述的 单多晶非易失存储器的存储单元擦除与编程操作采用FN隧穿效应，需要在存储单元上施 加高电压。
8. 根据权利要求6所述的一种单多晶非易失存储器的存储单元，其特征在于：所述的 单多晶非易失存储器的存储单元完全兼容标准CMOS工艺，能够嵌入到标准CMOS集成电路 中去。
【文档编号】G11C16/14GK104112474SQ201410347126
【公开日】2014年10月22日 申请日期:2014年7月21日 优先权日:2014年7月21日
【发明者】尚靖, 李建成, 李聪, 李文晓, 王震, 王宏义, 谷晓忱, 郑黎明, 李 浩 申请人:中国人民解放军国防科学技术大学, 湖南晟芯源微电子科技有限公司