技术领域本发明涉及电学领域，尤其涉及一种源线电压提供电路和存储系统。
背景技术：
在存储器的编程操作过程中，对于不同的编程位数，源线上的电流负载不同，所以源线连接的译码路径上的压降也不同，需要对源线电压进行合理地补偿，使得在不同的编程位数下，源线电压能保持稳定。图1为一种现有源线电压提供电路，包括：电荷泵11、电阻R1、电流源电路13、传输NMOS管MN0、分压电路和比较器COM1。分压电路包括n个PMOS管，即第1个PMOS管MP11、第2个PMOS管MP12…..第n个PMOS管MP1n。分压电路将电荷泵11的输出端电压HV进行分压处理，并将所述分压处理后的电压提供至比较器COM1的第一输入端。比较器COM1输出所述分压处理后的电压和基准电压Vref的大小比较结果。电荷泵根据所述大小比较结果来确定是否进入工作状态。电流源电路13可以提供补偿电流Icomp。所述源线电压提供电路输出的源线电压Vpp＝hv-icomp*r1-Vth公式1在公式1中，hv为电荷泵11的输出端电压HV的电压值，icomp为补偿电流Icomp的电流值，r1为电阻R1的电阻值，Vth为传输NMOS管MN0的阈值电压。不同的工艺条件下，传输NMOS管MN0的阈值电压会有所偏差，这导致现有源线电压提供电路的输出电压Vpp也易受工艺偏差的影响。再者，对于电荷泵11来说，电流源电路13使其产生了额外的电流负载，增大了功耗。
技术实现要素：
本发明解决的问题是现有源线电压提供电路的输出电压易受工艺偏差的影响。为解决上述问题，本发明提供一种源线电压提供电路，包括：电荷泵、比较器、分压电路、电流镜电路和调节电路；所述分压电路的输入端连接所述电荷泵的输出端，所述分压电路的输出端连接所述比较器的第一输入端和电流镜电路的第二输出端；所述比较器的第二输入端适于输入基准电压，所述比较器的输出端耦接所述电荷泵的使能端；所述电流镜电路的第一输入端适于输入电源电压，所述电流镜电路的第二输入端适于输入所述电源电压，所述电流镜电路的第一输出端连接所述调节电路的输入端；所述调节电路包括n个调节支路，n≥1，所述调节支路包括：第一NMOS管和第二NMOS管，所述第一NMOS管的漏极连接所述调节电路的输入端，所述第一NMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极接地。可选的，所述电流镜电路包括：第一PMOS管和第二PMOS管；所述第一PMOS管的源极连接所述电流镜电路的第一输入端，所述第一PMOS管的栅极连接所述第二PMOS管的栅极、所述第一PMOS管的漏极和所述电流镜电路的第一输出端；所述第二PMOS管的源极连接所述电流镜电路的第二输入端，所述第二PMOS管的漏极连接所述电流镜电路的第二输出端。可选的，所述分压电路包括：m个第三PMOS管，m≥2，所述第三PMOS管的栅极连接自身的漏极；第1个第三PMOS管的源极连接所述分压电路的输入端，后一个第三PMOS管的源极连接前一个第三PMOS管的漏极，最后一个第三PMOS管的漏极接地；第k个第三PMOS管的漏极连接所述分压电路的输出端，1≤k＜m。可选的，所述源线电压提供电路还包括：第三NMOS管，所述分压电路的输出端通过所述第三NMOS管连接所述电流镜电路的第二输出端。本发明还提供一种存储系统，包括上述源线电压提供电路、译码电路和存储器；所述源线电压提供电路中的电荷泵的输出端连接所述译码电路的输入端；所述译码电路的输出端连接所述存储器中的源线。可选的，所述存储系统，其特征在于，还包括：控制单元；所述控制单元适于使若干个调节支路处于电连通状态，其中，处于电连通状态的调节支路的数量与所述存储器需编程的位数相关。可选的，所述存储系统还包括：控制单元；所述控制单元适于控制n个第二NMOS管处于导通状态，并控制若干个第一NMOS管处于导通状态，其中，处于导通状态的第一NMOS管的数量与所述存储器需编程的位数相关。本发明还提供一种存储系统，包括上述源线电压提供电路、译码电路和存储器；所述源线电压提供电路中的电荷泵的输出端连接所述译码电路的输入端，所述源线电压提供电路中的第三NMOS管的栅极适于接收所述存储器的编程控制信号；所述译码电路的输出端连接所述存储器中的源线。与现有技术相比，本发明技术方案的电流镜电路和调节电路组成了补偿电路，由电流镜电路的第二输出端输出补偿电流至比较器的第一输入端，从而对源线电压提供电路输出的源线电压进行了补偿。所以，本发明的源线电压提供电路可以直接通过译码电路连接源线，即电荷泵的输出端连接译码电路的输入端，译码电路的输出端连接存储器中的源线，无需如现有技术一般通过传输NMOS管，因而源线电压提供电路输出的源线电压不受传输NMOS管工艺偏差的影响。并且，本发明的电荷泵不再承担额外的负载，所以降低了功耗。附图说明图1是现有源线电压提供电路的结构示意图；图2是本发明源线电压提供电路的一结构示意图；图3是本发明源线电压提供电路的另一结构示意图。具体实施方式为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。如图2所示，本发明实施例提供一种源线电压提供电路，包括：电荷泵21、比较器COM2、分压电路22、电流镜电路23和调节电路24。所述分压电路22的输入端连接所述电荷泵21的输出端，所述分压电路22的输出端连接所述比较器COM2的第一输入端和电流镜电路23的第二输出端。所述比较器COM2的第二输入端适于输入基准电压Vref，所述比较器COM2的输出端耦接所述电荷泵21的使能端。所述电流镜电路23的第一输入端适于输入电源电压Vdd，所述电流镜电路23的第二输入端适于输入所述电源电压Vdd，所述电流镜电路23的第一输出端连接所述调节电路24的输入端。所述调节电路24包括n个调节支路，n≥1，所述调节支路包括：第一NMOS管和第二NMOS管，所述第一NMOS管的漏极连接所述调节电路24的输入端，所述第一NMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极接地。具体的，第1个调节支路包括第一NMOS管MN11和第二NMOS管MN12，第一NMOS管MN11的漏极连接所述调节电路24的输入端，第一NMOS管MN11的源极连接第二NMOS管MN12的漏极，第二NMOS管MN12的源极接地。第n个调节支路包括第一NMOS管MNn1和第二NMOS管MNn2，第一NMOS管MNn1的漏极连接所述调节电路24的输入端，第一NMOS管MNn1的源极连接第二NMOS管MNn2的漏极，第二NMOS管MNn2的源极接地。在本实施例中，电流镜电路23和调节电路24组成了补偿电路，由电流镜电路23的第二输出端输出补偿电流KIm至比较器COM2的第一输入端，从而对源线电压提供电路输出的源线电压Vpp进行了补偿。所以，本实施例的源线电压提供电路可以直接通过译码电路连接源线，即电荷泵的输出端连接译码电路的输入端，译码电路的输出端连接存储器中的源线，无需如现有技术一般通过传输NMOS管，因而源线电压提供电路输出的源线电压Vpp不受传输NMOS管工艺偏差的影响。并且，本实施例的电荷泵21不再承担额外的负载，所以降低了功耗。下面对本实施例的源线电压提供电路的组成做进一步说明。如图3所示，所述电流镜电路23包括：第一PMOS管MP1和第二PMOS管MP2。所述第一PMOS管MP1的源极连接所述电流镜电路23的第一输入端，即接收电源电压Vdd。第一PMOS管MP1的栅极连接所述二PMOS管MP2的栅极、第一PMOS管MP1的漏极和所述电流镜电路23的第一输出端。所述第二PMOS管MP2的源极连接所述电流镜电路23的第二输入端，即接收电源电压Vdd。所述第二PMOS管MP2的漏极连接所述电流镜电路23的第二输出端。电流镜电路23的第一输出端输出的电流Im与电流镜电路23的第二输出端输出的补偿电流KIm成比例，该比例由第一PMOS管MP1和第二PMOS管MP2的尺寸比决定。当电流镜电路23的第一输入端输出的电流Im增大或减小时，补偿电流KIm也会相应的增大或减小。电流镜电路23的第一输出端输出的电流Im大小与处于电连通状态的调节支路的数量相关。所以，改变处于电连通状态的调节支路的数量，可以调节电流镜电路23的第一输出端输出的电流Im大小，从而达到调节补偿电流KIm大小的目的。本实施例将存储器需编程的位数设置为与处于电连通状态的调节支路的数量相关。当存储器需编程的位数变化时，相应地改变处于电连通状态的调节支路的数量，进而改变了补偿电流KIm的大小，从而对存储器中源线上的电压进行合理地补偿，使源线电压保持稳定。可选的，调节支路的数量n与存储器需编程的最大位数相等，每次存储器需编程的位数＝调节支路的数量n-处于电连通状态的调节支路的数量。也就是说，每次存储器需编程的位数等于不处于电连通状态的调节支路的数量。例如，调节支路的数量n为64，存储器需编程的位数为16，则处于电连通状态的调节支路的数量为48。调节支路是否电连通可以由第一NMOS管MN1和第二NMOS管MN2的栅极电压来控制。本实施例对全部调节支路中的第二NMOS管MN2栅极施加高电平Vc，使第二NMOS管MN2处于导通状态。所以，当调节支路中的第一NMOS管MN1栅极也施加高电平时，该调节支路即处于电连通状态；当调节支路中的第一NMOS管MN1栅极施加低电平时，该调节支路即不处于电连通状态。因此，每次存储器需编程的位数等于处于截止状态的第一NMOS管MN1的数量。所述调节支路的状态可以由一控制单元来控制，本领域技术人员可以根据上述记载的内容获知该控制单元的具体实现方式，此处不再赘述。继续参考图3，所述分压电路22包括：m个第三PMOS管，m≥2。每个第三PMOS管的栅极连接自身的漏极。第1个第三PMOS管MP21的源极连接所述分压电路22的输入端，后一个第三PMOS管的源极连接前一个第三PMOS管的漏极，最后一个第三PMOS管MP2m的漏极接地。第k个第三PMOS管的漏极连接所述分压电路22的输出端，1≤k＜m。具体的，所述m个第三PMOS管包括：第1个第三PMOS管MP21、第二个第三PMOS管MP22……第m个第三PMOS管MP2m。第2个第三PMOS管MP21的源极连接第1个第三PMOS管MP21的漏极，第3个第三PMOS管的源极连接第2个第三PMOS管的漏极，以此类推。除最后一个第三PMOS管MP2m以外，任一第三PMOS管的漏极连接分压电路22的输出端。例如，图3中分压电路22的输出端连接第m-1个第三PMOS管的漏极。本实施例所述的源线电压提供电路，还包括：第三NMOS管MN3。所述分压电路22的输出端通过所述第三NMOS管MN3连接所述电流镜电路23的第二输出端，具体的，分压电路22的输出端连接所述第三NMOS管MN3的源极，所述第三NMOS管MN3的漏极连接所述电流镜电路23的第二输出端。所述第三NMOS管的栅极可以用于接收所述存储器的编程控制信号。所述编程控制信号包括开始编程控制信号和停止编程控制信号。具体的，开始编程控制信号为高电平，停止编程控制信号为低电平；当第三NMOS管的栅极接收到开始编程控制信号时，第三NMOS管进入导通状态，使得补偿电流KIm流入比较器COM2的第一输入端；当第三NMOS管的栅极接收到停止编程控制信号时，第三NMOS管进入截止状态，使得补偿电流KIm无法流入比较器COM2的第一输入端。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。