电阻式随机存取内存的制作方法

本发明涉及一种电阻式随机存取内存，尤其涉及一种具有可执行反向读取的结构的电阻式内存。

背景技术：

在已知的电阻式随机存取内存技术中，选择好的设定或重置电压以及克服电阻式随机存取记忆胞的读取干扰(readdisturb)是很大的挑战。即使是应用一个非常小的读取电压至随机存取记忆胞中，都可能因为读取干扰现象而导致记忆胞状态的改变。电阻式随机存取记忆胞被干扰的现象是在执行读取操作时，由于漏极的读取电压或者是源极的读取电压的极性(polarity)与设定或重置操作相同。因此，电阻式随机存取记忆胞在连续读取时，会有数据干扰的情形发生。

技术实现要素：

本发明提供一种电阻式随机存取内存，此电阻式内存证明具有可执行反向读取的结构，以降低电阻式内存中位胞读取干扰状态。

本发明提供一种电阻式随机存取内存。此电阻式内存包括至少一第一电阻式细胞、第一位线选择开关、第一源极线选择开关、第一下拉开关以及第二下拉开关。第一电阻式记忆胞具有第一端、第二端以及控制端，其中第一电阻式记忆胞的第一端耦接至第一位线，第一电阻式记忆胞的第二端耦接至第一源极线，以及第一电阻式记忆胞的控制端耦接至字符线。第一位线选择开关具有与第一位线耦接的第一端，以及与感测放大器的第一输入端耦接的第二端。第一源极线选择开关具有与第一源极线耦接的第一端，以及与感测放大器的第一输入端耦接的第二端。第一下拉开关耦接至第一电阻式记忆胞的第一端与参考接地之间，并接收第一控制信号以被导通或断开。第二下拉开关耦接至第一电阻式记忆胞的第二端以及参考接地之间，并接收第二控制 信号以被导通或断开。其中，当读取操作被执行于第一电阻式记忆胞时，第一位线选择开关与第二下拉开关的导通或断开状态相同第一源极线选择开关与第一下拉开关的导通或断开状态相同，且第一以及第二下拉开关的导通或断开状态是互补的。

根据上述说明内容，在本发明中，此电阻式记忆胞可以以由电阻式记忆胞的正向(forward)或反向(reverse)极性(polarity)而被读取。藉由本发明的架构，读取干扰可以被最小化。再者，本发明的电阻式记忆胞可以以两种不同的模式而被读取，正向读取(forwardread)可以被使用于设定认证操作(setverifyoperation)，而反向读取(reverseread)可以被用于重置读取操作(resetverifyoperation)。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1显示了本发明的一实施例中的电阻式内存架构图；

图2显示了本发明的另一实施例中的电阻式内存架构图；

图3显示了本发明的又一实施例中的电阻式内存架构图；

图4显示了本发明的再一实施例中的电阻式内存架构图。

附图标记：

100、200、300、400：电阻式内存

110、310、350、410、450：位线选择开关

120、140、320、340、360、380、420、440、460、480：下拉开关

130、330、370、430、470：源极线选择开关

150、301、302、401、402：设定/重置写入驱动器

160：参考记忆胞

bl、blt、blc：位线

blsel：位线选择信号

blysb、slysb：控制信号

blys、slys：反相控制信号i1、i2：输入端

mr、md1、m11、m12、md2、m21、m22、t1、t2：晶体管

rmcell1-rmcell4、rmcell1-1、rmcell1-2、rmcell2-1、rmcell2-2：电阻式记忆胞

rr：电阻

sa：感测放大器

sl、slt、slc：源极线

slsel：源极线选择信号

sw11、sw12、sw21、sw22：开关

vss：参考接地

vsaref：参考偏压

wl1、wln+1、wl2、wln+2：字符线

具体实施方式

请参照图1，图1显示了本发明的一实施例中的电阻式内存架构图。电阻式内存100包括电阻式记忆胞rmcell1、电阻式记忆胞rmcell2，位线选择开关110、源极线选择开关130、下拉开关120、下拉开关140，设定/重置写入驱动器150、参考记忆胞160以及晶体管t1、晶体管t2。在此范例实施例中，电阻式记忆胞rmcell1的第一端耦接至第一位线bl，电阻式记忆胞rmcell1的第二端耦接至源极线sl，以及电阻式记忆胞rmcell1的控制端耦接至字符线wl1。电阻式记忆胞rmcell2的第一端耦接至位线bl，电阻式记忆胞rmcell2的第二端耦接至源极线sl，以及电阻式记忆胞rmcell2的控制端耦接至字符线wl2。在此范例实施例中，电阻式记忆胞rmcell1是一个晶体管搭配一个电阻组件(1t1r)的态样。举例来说，电阻式记忆胞rmcell1包括晶体管mr以及电阻rr，且晶体管mr以及电阻rr以串联的方式耦接至源极线sl以及位线bl之间。位线选择开关110的第一端耦接至位线bl，以及位线选择开关110的第二端耦接至感测放大器sa的第一输入端i1。源极线选择开关130的第一端耦接至源极线sl，源极线选择开关130的第二端亦耦接至感测放大器sa的第一输入端i1。下拉开关(pulldownswitches)120、下拉开关140分别地耦接至位线bl以及源极线sl，经由控制信号blysb、blsy，下拉开关120、下拉开关140被分别控制导通或断开，以分别地将位线bl及源极线sl拉至参考接地vss。

另一方面，设定/重置写入驱动器150被耦接至感测放大器sa的第一输入端i1，以及设定/重置写入驱动器150可以通过位线选择开关110提供写入信号至位线bl，以设定或重置电阻式记忆胞rmcell1、电阻式记忆胞rmcell2。参考记忆胞160耦接至感测放大器sa的传送输入端i2。参考记忆胞160具有默认参考电阻，并根据参考电阻提供参考信号至感测放大器sa的第二输入端i2。

晶体管t2耦接至参考记忆胞160与感测放大器sa的第二输入端i2之间，以及晶体管t1耦接至位线选择开关110以及感测放大器sa的第一输入端i1之间。晶体管t1、晶体管t2的控制端接收参考偏压vsaref。

在本范例实施例中，位线选择开关110包括开关sw11、开关sw12。开关sw11、开关sw12以串联的方式耦接至位线bl以及感测放大器sa的第一输入端i1之间。开关sw11的控制端接收反相控制信号(invertedcontrolsignal)blys，而开关sw11会根据此反相控制信号blys被导通或断开。开关12的控制端接收位线选择信号blsel，而开关12会根据此位线选择信号blsel被导通或断开。其中，反相控制信号blys被反转成控制信号blysb。此外，开关sw11、开关sw12分别地由晶体管m11、晶体管m12所形成。

源极线选择开关130包括开关sw21、开关sw22。开关sw21、开关sw22以串联的方式耦接至源极线sl以及感测放大器sa的第一输入端i1之间。开关sw21的控制端接收反相控制信号slys，而开关sw21会根据此反相控制信号slys被导通或断开。开关sw22的控制端接收源极线选择信号slsel，而开关22会根据源极线选择信号slsel被导通或断开。其中，反相控制信号slys被反转成控制信号slysb。此外，开关sw21、开关sw22分别地由晶体管m21、晶体管m22所形成。

当读取操作被执行于电阻式记忆胞rmcell1时，位线选择开关110与下拉开关140的导通或断开状态一致，源极线选择开关130与下拉开关120的导通或断开状态一致，而下拉开关120、下拉开关140的导通或断开状态是互补的。

关于电阻式内存100的详细操作，当读取操作被执行于电阻式内存100中时，有两种模式可以被选择以执行读取操作。第一种模式为正向读取模式，而第二种模式则为反向读取模式。若正向读取模式被选择，源极线选择开关 130的开关sw21、开关sw22都会被断开，且下拉开关140会被导通。此外，位线选择开关110的开关sw11、开关sw12都会被导通，且下拉开关120会被断开。若电阻式记忆胞rmcell1被选择以执行读取操作，而电阻式记忆胞rmcell2未被选择，则字符线wl2会被拉至参考接地，而字符线wl1会被驱动至致能电压。也就是说，在执行读取操作的期间，下拉开关140、电阻式记忆胞rmcell1以及位线选择开关110会形成一个电路循环，且电阻式记忆胞rmcell1的电阻值可以以电流或电压的形式来表示，并被传至感测放大器sa的第一输入端i1。接着，感测放大器sa会比较第一输入端i1以及第二输入端i2上的信号，以产生感测输出数据。

相反地，若反向读取模式被选择，源极线选择开关130的开关sw21、开关sw22皆会被导通，而下拉开关140会被断开。此外，位线选择开关110的开关sw11、开关sw12都会被断开，而下拉开关120会被导通。也就是说，若电阻式记忆胞rmcell1被选择以执行读取操作，则下拉开关120、电阻式记忆胞rmcell1以及源极线选择开关130可形成电路循环，且电阻式记忆胞rmcell1的电阻值可以以电流或者电压的形式来表示，并被传至感测放大器sa的第一输入端i1。接着，感测放大器sa会比较第一输入端i1以及第二输入端i2上的信号，以产生感测输出数据。

需注意的是，正向读取模式被定义为，读取操作的读取电压极性与设定电压极性相同，而反向读取模式被定义为，读取操作的读取电压极性与重置电压极性相同。在某些实施例中，正向读取模式是被执行于设定操作致后，以作为设定认证操作。而反向读取模式则是被执行于重置操作之后，以作为重置认证操作。

在另一方面，电阻式内存100会以正向或反向读取模式两个之一的方式读取电阻式记忆胞，且藉由保险丝选项位可以预先选择默认的读取模式。举例来说，藉由保险丝选项位，由于反向读取模式具有较高的干扰读取电压(约0.6伏特)，反向读取模式可以用于所有认证读取操作以及一般读取操作。

此外，为了较佳的电路匹配，参考记忆胞160具有与电阻式记忆胞rmcell1相同的正向或反向读取电压极性。

请参考图2，图2显示了本发明的另一实施例中的电阻式内存架构图。电阻式内存200包括电阻式记忆胞rmcell1、电阻式记忆胞rmcell2、位 线选择开关110、源极线选择开关130、下拉开关120、下拉开关140、设定/重置驱动器150、参考记忆胞160以及晶体管t1、晶体管t2。在此范例实施例中，电阻式记忆胞rmcell1包括记忆胞rmcell1-1、记忆胞rmcell1-2，以及电阻式记忆胞rmcell2包括记忆胞rmcell2-1、记忆胞rmcell2-2。记忆胞rmcell1-1、记忆胞rmcell1-2、记忆胞rmcell2-1以及记忆胞rmcell2-2耦接至相同的源极线sl，亦耦接至相同的位线bl。然而，记忆胞rmcell1-1、记忆胞rmcell1-2分别地耦接至两个不同的字符线wl1以及字符线wln+1，而记忆胞rmcell2-1、记忆胞rmcell2-2分别地耦接至两个不同的字符线wl2以及字符线wln+2。

在此实施例中，下拉开关120、下拉开关140分别地由晶体管md1及晶体管md2所形成。

图3显示本发明的又一实施例中的电阻式内存架构图。电阻式内存300包括电阻式记忆胞rmcell1-rmcell4、位线选择开关310、位线选择开关350、源极线选择开关330、源极线选择开关370、下拉开关320、下拉开关340、下拉开关360及下拉开关380、设定/重置写入驱动器301、设定/重置写入驱动器302，以及晶体管t1、晶体管t2。位线选择开关310耦接至位线blc以及感测放大器sa的第一输入端i1之间，以及下拉开关320耦接至位线blc以及参考接地vss之间。源极线选择开关330耦接至源极线slc以及感测放大器sa的第一输入端i1之间，且下拉开关340耦接至源极线slc以及参考接地vss之间。

位线选择开关350耦接至位线blt以及感测放大器sa的第二输入端i2之间，且下拉开关360耦接至位线blt以及参考接地vss之间。源极线选择开关370耦接至源极线slt以及感测放大器sa的第二输入端i2之间，且下拉开关380耦接至源极线slt以及参考接地vss之间。

设定/重置驱动器301、设定/重置驱动器302分别地耦接至感测放大器sa的第一输入端i1以及第二输入端i2。

在正向读取模式中，电阻式记忆胞rmcell1、电阻式记忆胞rmcell3被选择进行读取。在此时，位线选择开关310、位线选择开关350被导通，下拉开关340、下拉开关380被导通，源极线选择开关330、源极线选择开关370被断开，下拉开关320、下拉开关360被断开。感测放大器sa感测来自 位线blt、位线blc的信号，并藉由比较来自位线blt、位线blc的信号来产生感测输出数据。

在反向读取模式中，电阻式记忆胞rmcell1、电阻式记忆胞rmcell3被选择进行读取。在此时，位线选择开关310、位线选择开关350被断开，下拉开关340、下拉开关380被断开，源极线选择开关330、源极线选择开关370被导通，下拉开关320、下拉开关360被导通。感测放大器sa感测来自源极线slt、源极线slc的信号，并藉由比较来自源极线slt、源极线slc的信号来产生感测输出数据。

图4显示了本发明的再一实施例中的电阻式内存架构图。电阻式内存400包括电阻式记忆胞rmcell1-rmcell2、位线选择开关410、位线选择开关450、源极线选择开关430、源极线选择开关470、下拉开关420、下拉开关440、下拉开关460以及下拉开关480、设定/重置写入驱动器401、设定/重置写入驱动器402以及晶体管t1、晶体管t2。在此范例实施例中，电阻式记忆胞rmcell1包括记忆胞rmcell1-1、记忆胞rmcell1-2，而电阻式记忆胞rmcell2包括记忆胞rmcell2-1、记忆胞rmcell2-2。

记忆胞rmcell1-1、记忆胞rmcell1-2耦接至相同的位线blc且耦接至相同的源极线slc，然而，记忆胞rmcell1-1、记忆胞rmcell1-2分别耦接至不同的字符线wl1、字符线wln+1。记忆胞rmcell2-1、记忆胞rmcell2-2耦接至相同的位线blt且耦接至相同的源极线slt，然而，记忆胞rmcell2-1、记忆胞rmcell2-2分别耦接至不同的字符线wl1、字符线wln+1。在此范例实施例中，藉由感测放大器获得的感测电流可以被放大，并改善电阻式内存400的数据读取精确度。

综上所述，本发明提供了一种具有可执行反向读取的内存架构，且可以选择正向或反向读取操作，以最小化读取干扰情形。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视权利要求界定范围为准。