1.一种半导体存储装置，该半导体存储装置包括：
存储单元阵列，该存储单元阵列包括多个存储块；
外围电路，该外围电路被配置成在擦除操作期间将擦除电压施加到所述多个存储块当中的被选存储块的源线和多条选择线；以及
控制逻辑，该控制逻辑被配置成控制所述外围电路在所述擦除电压被施加到所述被选存储块之前在所述被选存储块中包括的多个源选择晶体管中的至少一个的下方的区域中形成陷阱。
2.根据权利要求1所述的半导体存储装置，
其中，所述多个存储块中的每一个包括并联联接在位线与所述源线之间的多个存储串，并且
其中，所述多个存储串中的每一个包括串联联接在所述位线中的对应一条与所述源线之间的至少一个漏选择晶体管、多个存储单元和至少一个源选择晶体管。
3.根据权利要求1所述的半导体存储装置，其中，所述外围电路包括：
电压产生电路，该电压产生电路被配置成产生第一源线控制电压和第二源线控制电压、预擦除电压和所述擦除电压，并且将所述第一源线控制电压和所述第二源线控制电压、所述预擦除电压和所述擦除电压施加到所述源线，并且被配置成产生并输出第一设置电压和第二设置电压；
地址解码器，该地址解码器被配置成将所述第一设置电压和所述第二设置电压施加到所述多条选择线中的至少一条源选择线，并且将所述被选存储块的字线控制为浮置；以及
读/写电路，该读/写电路联接到所述存储单元阵列的位线并且被配置成在所述擦除操作期间将所述位线控制为浮置。
4.根据权利要求3所述的半导体存储装置，
其中，所述地址解码器将所述第一设置电压施加到所述被选存储块中包括的所述多个源选择晶体管中的设置在最外侧位置处的至少一个第一源选择晶体管，并且
其中，所述地址解码器将所述第二设置电压施加到所述第一源选择晶体管和与所述第一源选择晶体管相邻的第二源选择晶体管，或者施加到所述第一源选择晶体管和与所述第一源选择晶体管相邻的存储单元。
5.根据权利要求4所述的半导体存储装置，其中，所述电压产生电路将所述第一源线控制电压施加到所述源线，并且所述地址解码器将所述第一设置电压施加到所述第一源选择晶体管，以便在所述第一源选择晶体管下方的位于沟道层与隧道绝缘层之间的界面中形成陷阱。
6.根据权利要求4所述的半导体存储装置，其中，在形成所述陷阱之后，所述电压产生电路将所述第二源线控制电压施加到所述源线，并且所述地址解码器将所述第二设置电压施加到所述第一源选择晶体管和所述第二源选择晶体管或所述存储单元，以便通过所述源线去除积聚在沟道层中的空穴。
7.根据权利要求4所述的半导体存储装置，其中，所述第二源线控制电压是地电压，并且所述第二设置电压是用于使所述第一源选择晶体管和所述第二源选择晶体管或所述存储单元导通的导通电压。
8.根据权利要求3所述的半导体存储装置，其中，在所述电压产生电路将所述第二源线控制电压施加到所述源线之后，所述电压产生电路将所述预擦除电压施加到所述源线，并且所述地址解码器将所述被选存储块的所述字线控制为浮置。
9.根据权利要求3所述的半导体存储装置，其中，在所述电压产生电路将所述预擦除电压施加到所述源线之后，所述电压产生电路将所述擦除电压施加到所述源线，并且所述地址解码器将所述被选存储块的所述源选择线和所述字线保持在浮置状态达预定时间，此后将所述字线控制为地电压电平。
10.根据权利要求3所述的半导体存储装置，其中，所述控制逻辑包括：
只读存储器ROM，该ROM被配置成存储算法并输出与输入命令对应的算法数据；
计数器，该计数器被配置成响应于使能信号而输出计数时钟；
内部控制信号生成电路，该内部控制信号生成电路响应于所述算法数据和所述计数时钟来输出第一内部控制信号、第二内部控制信号和第三内部控制信号；以及
电压产生控制电路，该电压产生控制电路被配置成响应于所述第一内部控制信号至所述第三内部控制信号而生成用于控制所述电压产生电路的第一控制信号、第二控制信号和第三控制信号。
11.根据权利要求10所述的半导体存储装置，其中，所述电压产生控制电路包括：
选择线电压控制器，该选择线电压控制器被配置成响应于所述第一内部控制信号而生成所述第一控制信号，所述第一控制信号用于控制所述电压产生电路产生所述第一设置电压和所述第二设置电压；
字线电压控制器，该字线电压控制器被配置成响应于所述第二内部控制信号而生成所述第二控制信号，所述第二控制信号用于控制所述电压产生电路产生将被施加到所述被选存储块的字线的电压；以及
源线电压控制器，该源线电压控制器被配置成响应于所述第三内部控制信号而生成所述第三控制信号，所述第三控制信号用于控制所述电压产生电路产生所述第一源线控制电压和所述第二源线控制电压、所述预擦除电压和所述擦除电压。
12.一种半导体存储装置，该半导体存储装置包括：
存储串，该存储串包括串联联接在源线与位线之间的源选择晶体管、多个存储单元和漏选择晶体管；
页缓冲器，该页缓冲器联接到所述位线；
电压产生电路，该电压产生电路被配置成将第一源线控制电压和第二源线控制电压、预擦除电压和擦除电压施加到所述源线；以及
地址解码器，该地址解码器被配置成将由所述电压产生电路产生的第一设置电压和第二设置电压施加到所述源选择晶体管，
其中，在将所述预擦除电压和所述擦除电压施加到所述源线之前，将所述第一源线控制电压施加到所述源线，并且将所述第一设置电压施加到所述源选择晶体管。
13.根据权利要求12所述的半导体存储装置，其中，所述第一源线控制电压被施加到所述源线并且所述第一设置电压被施加到所述源选择晶体管，使得在所述源选择晶体管下方的位于垂直沟道层与隧道绝缘层之间的界面中形成陷阱。
14.根据权利要求12所述的半导体存储装置，其中，在将所述第一源线控制电压施加到所述源线之后，将所述第二源线控制电压施加到所述源线，并且将所述第二设置电压施加到所述源选择晶体管，使得积聚在垂直沟道层中的空穴被去除。
15.根据权利要求14所述的半导体存储装置，其中，所述第二源线控制电压是地电压，并且所述第二设置电压是用于使所述源选择晶体管导通的导通电压。
16.根据权利要求12所述的半导体存储装置，该半导体存储装置还包括：
控制逻辑，该控制逻辑被配置成控制所述页缓冲器、所述电压产生电路和所述地址解码器，
其中，所述控制逻辑包括：
只读存储器ROM，该ROM被配置成存储算法并输出与输入命令对应的算法数据；
计数器，该计数器被配置成响应于使能信号而输出计数时钟；
内部控制信号生成电路，该内部控制信号生成电路响应于所述算法数据和所述计数时钟来输出第一内部控制信号、第二内部控制信号和第三内部控制信号；以及
电压产生控制电路，该电压产生控制电路被配置成响应于所述第一内部控制信号至所述第三内部控制信号而生成用于控制所述电压产生电路的第一控制信号、第二控制信号和第三控制信号。
17.根据权利要求16所述的半导体存储装置，其中，所述电压产生控制电路包括：
选择线电压控制器，该选择线电压控制器被配置成响应于所述第一内部控制信号而生成所述第一控制信号，所述第一控制信号用于控制所述电压产生电路产生所述第一设置电压和所述第二设置电压；
字线电压控制器，该字线电压控制器被配置成响应于所述第二内部控制信号而生成所述第二控制信号，所述第二控制信号用于控制所述电压产生电路产生将被施加到所述存储单元的电压；以及
源线电压控制器，该源线电压控制器被配置成响应于所述第三内部控制信号而生成所述第三控制信号，所述第三控制信号用于控制所述电压产生电路产生所述第一源线控制电压和所述第二源线控制电压、所述预擦除电压和所述擦除电压。
18.一种操作半导体存储装置的方法，该方法包括以下步骤：
通过将第一源线控制电压施加到多个存储块当中的被选存储块的源线并且通过将第一设置电压施加到所述被选存储块的多个源选择晶体管当中的设置在最外侧位置处的至少一个第一源选择晶体管，来在所述源选择晶体管下方的沟道区中形成界面陷阱；
通过将第二源线控制电压施加到所述源线并且通过将第二设置电压施加到所述第一源选择晶体管和与所述第一源选择晶体管相邻的第二源选择晶体管，或者施加到所述第一源选择晶体管和与所述第一源选择晶体管相邻的存储单元，来去除积聚在所述沟道区中的空穴；以及
通过将擦除电压施加到所述源线并且通过将所述被选存储块的字线从浮置状态控制为地电压状态，来擦除所述被选存储块。
19.根据权利要求18所述的方法，该方法还包括以下步骤：在去除所积聚的空穴之后，
在将所述擦除电压施加到所述源线之前向所述源线施加预擦除电压。
20.根据权利要求18所述的方法，其中，所述第二源线控制电压是地电压，并且所述第二设置电压是用于使所述第一源选择晶体管和所述第二源选择晶体管或所述存储单元导通的导通电压。