本申请要求2017年2月28日提交的申请号为10-2017-0026018的韩国专利申请的优先权，其通过引用整体合并于此。各种实施例涉及一种半导体设计技术，更具体地，涉及一种具有多通道结构的层叠式半导体器件。
背景技术：
：随着半导体技术的快速发展，用于半导体集成器件的封装技术要求高集成度和高性能。因此，除了具有集成电路的半导体芯片形成为其中的二维(2d)结构通过导线或凸块而被二维布置在印刷电路板(pcb)上之外，已经开发了用于多个半导体芯片垂直层叠于其中的三维(3d)结构的各种技术。这种3d结构可以通过多个半导体芯片垂直层叠于其中的层叠式半导体器件来实现。在垂直方向上层叠的半导体芯片可以被安装在半导体封装衬底上，同时通过多个穿通电极(例如硅通孔(through-siliconvia，tsv))而彼此电连接。在tsv中，可能发生各种类型的缺陷。缺陷可以包括在tsv未完全填充有导电材料时出现的空隙、在芯片弯曲或凸块材料被移动时出现的凸块接触故障(bumpcontactfail)以及tsv的裂缝(crack)。由于tsv执行电连接多个芯片的功能，因此当tsv在中间是开放时，tsv可能不执行正常功能。因此，需要使用测试来检测tsv的任何潜在缺陷。技术实现要素：各种实施例针对具有多通道结构的层叠式半导体器件，其能够根据通道信息来验证穿通电极是否正常操作。在一个实施例中，层叠式半导体器件可以包括：基底裸片；以及多个核心裸片，其层叠在基底裸片之上，并且适用于通过多个穿通电极与分配的通道通信。每个核心裸片可以包括：穿通电极扫描单元，其根据分配的通道信息而被使能，并且适用于对穿通电极之中在列方向上连接的穿通电极执行传输向下信号的向下扫描和传输向上信号的向上扫描；以及缺陷检测单元，其适用于基于向下扫描和向上扫描来检测穿通电极是否具有缺陷。在一个实施例中，提供一种层叠式半导体器件，其包括：多个半导体芯片，其被层叠以经由多个穿通电极来传输信号，并且具有分配给其的一个或更多个通道。每个半导体芯片可以包括：标识(id)分配单元，其适用于根据初始信号而产生分配的芯片id信号；以及测试电路，其适用于：根据芯片id信号和分配的通道信息而产生上芯片使能信号，响应于上芯片使能信号而对穿通电极之中在列方向上连接的穿通电极执行测试，以及检测穿通电极是否有缺陷。附图说明图1是示出根据本发明的实施例的半导体存储系统的示图。图2是示出图1的层叠式存储器件中的裸片与通道之间的连接的示图。图3是示出根据本发明的实施例的层叠式存储器件的示图。图4a至图4d是用于描述对用于相应通道的穿通电极的扫描操作以及图3的层叠式存储器件中穿通电极扫描单元的配置的示图。图5是示出图3中的基底裸片的缺陷检测单元的电路图。图6a和图6b是用于描述图3的层叠式存储器件的操作的时序图。图7是示出根据本发明的实施例的层叠式存储器件的示图。图8是示出图7的上芯片识别单元的详细图。图9是示出图7中的基底裸片的缺陷检测单元的电路图。图10a是示出图7的控制信号发生单元的框图。图10b是用于描述图10a的控制信号发生单元的操作的时序图。具体实施方式下面将参考附图更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，并且不应该被解释为限于本文所述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将本发明的范围充分地传达给本领域技术人员。贯穿本公开，在本发明的各种附图和实施例中，相同的附图标志始终指代相同的部件。还应注意的是，在本说明书中，“连接/耦接”不仅是指一个组件直接耦接另一个组件，而且还指通过中间组件间接耦接另一个组件。此外，只要在句子中没有特别提及，单数形式也可以包括复数形式。在下文中，半导体存储系统将被描述为层叠式半导体器件的示例。根据一个实施例的半导体存储系统可以以系统级封装(sip)模块、多芯片封装(mcp)模块或片上系统(soc)模块的形式来实现，或者以包括多个封装体的层叠封装(package-on-package，pop)模块的形式来实现。图1是示出根据本发明的实施例的半导体存储系统100的示图。参考图1，存储系统100可以包括层叠式存储器件110、存储器控制器120、中介层130以及封装衬底140。中介层130可以形成在封装衬底140之上。层叠式存储器件110和存储器控制器120可以形成在中介层130之上。层叠式存储器件110的物理区域phy和存储器控制器120的物理区域phy可以通过中介层130连接。层叠式存储器件110可以包括高带宽存储器(hbm)，其中多个裸片或多个芯片层叠并通过硅通孔(tsv)电连接。hbm可以增加输入/输出单元的数量，从而提高带宽。层叠式存储器件110可以包括基底裸片114和多个核心裸片112。核心裸片112可以层叠在基底裸片114之上且经由多个tsv(例如，如图1中所示的两个tsv)彼此连接。tsv将被称为穿通电极。核心裸片112可以包括用于储存数据的多个存储单元以及用于对存储单元执行核心操作的电路。基底裸片114可以包括用于使核心裸片112与存储器控制器120交互的电路。因此，基底裸片114可以在半导体存储系统中执行各种功能，例如，诸如存储单元的电源管理或刷新功能的存储器管理功能以及核心裸片112与存储器控制器120之间的时序调整功能。控制器裸片120可以是或包括中央处理单元(cpu)裸片、图形处理单元(gpu)裸片、片上系统(soc)裸片等中的至少一种。图2是示出图1的层叠式存储器件110中的裸片与通道之间的连接的示图。参考图2，多个裸片可以包括基底裸片114和多个核心裸片112_0至112_3。多个裸片可以经由形成在其中的多个穿通电极而在列方向上连接，以便传输信号。形成在每个裸片中的穿通电极可以经由凸块焊盘bp连接到形成在上裸片或下裸片中的穿通电极。在具有多通道结构的层叠式存储器件中，核心芯片112_0至112_3中的每个核心芯片可以根据核心芯片层叠的位置而与特定的通道通信。对于这种结构，穿过核心裸片112_0至112_3中的每个核心裸片形成的多个穿通电极可以以预定数量的穿通电极来分组，并且被分配给相应的通道。核心裸片112_0至112_3中的每个核心裸片可以通过分配给对应的通道的穿通电极和基底裸片114而与对应的通道通信。例如，多个穿通电极可以被分组为第一通道穿通电极tvs01至tsv41、第二通道穿通电极tsv02至tsv42、第三通道穿通电极tsv03至tsv43以及第四通道穿通电极tsv04至tsv44。当第一通道ch0被分配给第一核心裸片112_0时，第一核心裸片112_0可以通过第一通道穿通电极tsv01至tsv41与第一通道ch0或与连接到第一通道ch0的外部设备通信。当第三通道ch2被分配给第三核心裸片112_2时，第三核心裸片112_2可以通过第三通道穿通电极tsv03至tsv43与第三通道ch2或与连接到第三通道ch2的外部设备通信。在具有多通道结构的层叠式存储器件中，当选择特定通道时，对应的核心裸片可以被使能，并且可以通过分配给特定通道的穿通电极来传输信号。可以不使用由虚线指示的形成在核心裸片(其层叠在被使能的核心裸片之上)中的穿通电极。例如，当选择第二通道ch1时，对应的第二核心裸片112_1可以被使能，并且可以通过第二通道穿通电极tsv02至tsv12来传输信号，但是实际上可以不使用形成在第三核心裸片112_2和第四核心裸片112_3中的穿通电极tsv22至tsv42。然而，由于即使穿通电极实际上未被使用，但是所有的穿通电极也需要保证物理连接，因此所有的穿通电极需要通过测试，例如开路/短路(os)测试。当在对在列方向上连接的所有穿通电极执行os测试期间检测到缺陷时，可以通过冗余穿通电极rtsv01至rtsv42来修复具有缺陷的穿通电极。越靠上核心裸片，未使用的穿通电极的数量可以逐渐增加。由于os测试不考虑穿通电极是否实际上被使用，因此os测试不能筛检实际上未被使用的穿通电极。因此，当检测到缺陷穿通电极时，可以无条件地修复缺陷穿通电极。当检测到超过冗余穿通电极rtsv01至rtsv42的数量的大量缺陷穿通电极时，即使对应的设备在操作上没有问题，也可以将该设备视作故障设备并且丢弃。以下，将描述能够基于通道信息通过对每个核心裸片中的穿通电极执行os测试来提高整个器件的成品率的方法。图3是示出根据本发明的实施例的层叠式存储器件的示图。图3示出了与本实施例相关的组件。参考图3，层叠式存储器件可以包括基底裸片210以及层叠在基底裸片210之上并且经由多个穿通电极tsv0x至tsv4x与分配的通道通信的多个核心裸片220_0至220_3。图3示出在列方向上作为整体连接的穿通电极tsv0x至tsv4x。然而，实际上，如图2所示，可以在核心裸片220_0至220_3的每个核心裸片中形成多个穿通电极。第一核心裸片220_0至第四核心裸片220_3可以分别包括穿通电极扫描单元230_1至230_4和缺陷检测单元240_1至240_4。穿通电极扫描单元230_1至230_4可以根据分配给其的通道信息而被使能，并且对穿通电极之中在列方向上连接的穿通电极tsv0x至tsv4x执行向下扫描和向上扫描。向下扫描可以指示在向下方向上传输信号，而向上扫描可以指示在向上方向上传输信号。缺陷检测单元240_1至240_4可以基于向下扫描和向上扫描来检测穿通电极tsv0x至tsv4x是否具有缺陷。基底裸片210和第一核心裸片220_0至第四核心裸片220_3可以包括在启动操作或初始操作期间用于产生针对各个核心裸片的芯片id信号sid<0:3><1:0>的标识(id)分配单元250_0至250_4。基底裸片210的id分配单元250_0可以响应于复位信号set而产生具有初始值“00”的初始id信号sid<1:0>，并且将初始id信号sid<1:0>传输到单独的穿通电极tsvc0。第一核心裸片220_0至第四核心裸片220_3的id分配单元250_1至250_4可以从相应的下裸片接收经由单独的穿通电极tsvc0至tsvc3传输的初始id信号sid<1:0>，并且产生依次增加的芯片id信号sid<0:3><1:0>。例如，第一核心裸片220_0可以产生具有与初始id信号sid<1:0>“00”相同的值“00”的芯片id信号sid0<1:0>，第二核心裸片220_1可以通过将芯片id信号sid0<1:0>“00”增加1来产生芯片id信号sid1<1:0>“01”，第三核心裸片220_2可以通过将初始id信号sid<1:0>增加2来产生芯片id信号sid2<1:0>“10”，以及第四核心裸片220_3可以通过将初始id信号sid<1:0>增加3来产生芯片id信号sid3<1:0>“11”。然而，本实施例不限于此，而是可以通过各种方法来产生可以区分核心裸片220_0至220_3的芯片id信号sid<0:3><1:0>。穿通电极扫描单元230_1至230_4可以分别包括上芯片识别单元231_1至231_4、向下扫描单元232_1至232_4和pm1至pm4以及向上扫描单元234_1至234_4和nm1至nm4。上芯片识别单元231_1至231_4可以通过根据分配给其的通道信息而对芯片id信号sid<0:3><1:0>进行解码来产生上芯片使能信号ch_inf0至ch_inf3。向下扫描单元232_1至232_4和pm1至pm4可以根据上芯片使能信号ch_inf0至ch_inf3而被使能，并且通过使电流向下流过在列方向上连接的穿通电极tsv0x至tsv4x来执行向下扫描。向下扫描单元232_1至232_4和pm1至pm4可以分别包括向下扫描控制单元232_1至232_4和电流源单元pm1至pm4。向下扫描控制单元232_1至232_4可以分别响应于上芯片使能信号ch_inf0至ch_inf3而选择性地激活全局向下扫描信号dn_scan并且输出局部向下扫描信号ds1x至ds4x。电流源单元pm1至pm4可以响应于相应的局部向下扫描信号ds1x至ds4x而将电流源提供给穿通电极tsv1x至tsv4x的一个端子no1至no4。作为参考，由于局部向下扫描信号ds1x至ds4x是用于驱动利用pmos晶体管实现的电流源单元pm1到pm4的信号，因此局部向下扫描信号ds1x至ds4x可以被激活至逻辑低电平。向上扫描单元234_1至234_4和nm1至nm4可以根据上芯片使能信号ch_inf0至ch_inf3而被使能，并且通过使电流向上流过在列方向上连接的穿通电极tsv0x至tsv4x来执行向上扫描。向上扫描单元234_1至234_4和nm1至nm4可以分别包括向上扫描控制单元234_1至234_4和电流吸收单元nm1至nm4。向上扫描控制单元234_1至234_4可以分别响应于上芯片使能信号ch_inf0至ch_inf3而选择性地激活全局向上扫描信号up_scan以输出局部向上扫描信号us1x至us4x。电流吸收单元nm1至nm4可以响应于相应的局部向上扫描信号us1x至us4x而吸收经由穿通电极tsv1x至tsv4x的端子no1至no4传输的信号。作为参考，由于局部向上扫描信号us1x至us4x是用于驱动利用nmos晶体管实现的电流吸收单元nm1至nm4的信号，因此局部向上扫描信号us1x至us4x可以被激活至逻辑高电平。缺陷检测单元240_1至240_4可以根据全局向下扫描信号dn_scan和锁存信号latch而将向下扫描结果储存为第一值，根据全局向上扫描信号up_scan和锁存信号latch而将向上扫描结果储存为第二值，并且将储存的第一值与储存的第二值组合以产生指示穿通电极tsv0x至tsv4x是否具有缺陷的故障确定信号fail<x>。基底裸片210可以包括电流吸收单元nm0和电流源单元pm0。电流吸收单元nmo可以响应于全局向下扫描信号dn_scan而吸收经由穿通电极tsv0x的一个端子no0而在向下方向上传输的信号，并且电流源单元pm0可以响应于全局向上扫描信号up_scan而将在向上方向上传输的信号的电流源提供给穿通电极tsv0x的端子no0。作为参考，由于全局向下扫描信号dn_scan和全局向上扫描信号up_scan被激活至逻辑高电平，因此基底裸片210可以包括反相器inv10，该反相器inv10用于通过将全局向上扫描信号up_scan反相来驱动利用pmos晶体管实现的电流源单元pm0。基底裸片210可以包括具有与第一核心裸片220_0至第四核心裸片220_3的缺陷检测单元240_1至240_4中的每个缺陷检测单元相同配置的缺陷检测单元240_0。在本实施例中，层叠式存储器件可以根据通道信息而对对应的核心裸片的芯片id信号sid<0:3><1:0>进行解码，并且在使用特定通道时仅使能最上面芯片的穿通电极扫描单元。因此，能够仅测试在向下扫描和向上扫描期间实际使用的穿通电极，从而去除由实际上未使用的穿通电极和凸块焊盘的缺陷而引起的修复操作。因此，可以提高整个半导体器件的成品率。图4a至图4d是用于描述对用于相应通道的穿通电极的扫描操作以及图3的层叠式存储器件中穿通电极扫描单元230_1至230_4的配置的示图。在图3至图4d中，相同的部件将由相同的附图标志来表示。为了便于说明，在图4a至图4d中省略了图3的id分配单元250_0至250_4。图4a示出了对用于第一通道ch0的穿通电极tsv01至tsv41的扫描操作。如图4a所示，穿通电极扫描单元(图3的230_1至230_4)的上芯片识别单元231_1至231_4可以包括或非门nr11至nr41，该或非门nr11至nr41分别对相应的芯片id信号sid<0:3><1:0>执行或非运算以输出上芯片使能信号ch_inf0至ch_inf3。向下扫描控制单元232_1至232_4可以包括与非门nd11至nd41，该与非门nd11至nd41分别对上芯片使能信号ch_inf0至ch_inf3和全局向下扫描信号dn_scan执行与非运算以输出局部向下扫描信号ds11至ds41。向上扫描控制单元234_1至234_4可以包括与门and11至and41，该与门and11至and41分别对上芯片使能信号ch_inf0至ch_inf3和全局向上扫描信号up_scan执行与运算以输出局部向上扫描信号us11至us41。因此，第一核心裸片220_0的上芯片识别单元231_1可以接收与第一通道ch0相对应的第一核心裸片220_0的芯片id信号sid0<1:0>(即，“00”)，并且产生被激活至逻辑高电平的上芯片使能信号ch_inf0。当全局向下扫描信号dn_scan或全局向上扫描信号up_scan被激活至逻辑高电平时，第一核心裸片220_0的向下扫描单元或向上扫描单元可以对穿通电极tsv01执行向下扫描①或向上扫描②。可选地，其他的第二核心裸片220_1至第四核心裸片220_3的上芯片识别单元231_2至231_4可以产生被去激活至逻辑低电平的上芯片使能信号ch_inf1至ch_inf3。因此，即使全局向下扫描信号dn_scan或全局向上扫描信号up_scan被激活，第二核心裸片220_1至第四核心裸片220_3的向下扫描单元和向上扫描单元也可以不操作。因此，在对用于第一通道ch0的穿通电极tsv01至tsv41的扫描操作期间，可以通过os测试来仅测试实际使用的穿通电极tsv01。因此，由于可以去除由凸块焊盘和实际上未使用的穿通电极tsv11至tsv41的缺陷而引起的修复操作，所以可以提高整个半导体器件的成品率。图4b示出了对用于第二通道ch1的穿通电极tsv02至tsv42的扫描操作。参考图4b，穿通电极扫描单元可以具有与图4a基本相同的配置，除了上芯片识别单元231_1至231_4之外。图4b的上芯片识别单元231_1至231_4可以分别包括反相器inv12至inv42以及或非门nr12至nr42。反相器inv12至inv42可以将芯片id信号sid<0:3><1:0>的第一个比特位sid<0:3><0>反相，并且或非门nr12至nr42可以分别对反相器inv12至inv42的输出信号和芯片id信号sid<0:3><1:0>的第二比特位sid<0:3><1>执行或非运算，以输出上芯片使能信号ch_inf0至ch_inf3。因此，第二核心裸片220_1的上芯片识别单元231_2可以接收与第二通道ch1相对应的第二核心裸片220_1的芯片id信号sid1<1:0>(即，“01”)，并且产生被激活至逻辑高电平的上芯片使能信号ch_inf1。当全局向下扫描信号dn_scan或全局向上扫描信号up_scan被激活至逻辑高电平时，第二核心裸片220_1的向下扫描单元或向上扫描单元可以对穿通电极tsv02和tsv12执行向下扫描①或向上扫描②。因此，在对用于第二通道ch1的穿通电极tsv02至tsv42的扫描操作期间，可以通过os测试来仅测试实际使用的穿通电极tsv02和tsv12。图4c示出了对用于第三通道ch2的穿通电极tsv03至tsv43的扫描操作。参考图4c，穿通电极扫描单元可以具有与图4a基本相同的配置，除了上芯片识别单元231_1至231_4之外。图4c的上芯片识别单元231_1至231_4可以分别包括反相器inv13至inv43以及或非门nr13至nr43。反相器inv13至inv43可以将芯片id信号sid<0:3><1:0>的第二比特位sid<0:3><1>反相，并且或非门nr13至nr43可以分别对反相器inv13至inv43的输出信号和芯片id信号sid<0:3><1:0>的第一比特位sid<0:3><0>执行或非运算，以输出上芯片使能信号ch_inf0至ch_inf3。因此，第三核心裸片220_2的上芯片识别单元231_3可以接收与第三通道ch2相对应的第三核心裸片220_2的芯片id信号sid2<1:0>(即，“10”)，并且产生被激活至逻辑高电平的上芯片使能信号ch_inf2。当全局向下扫描信号dn_scan或全局向上扫描信号up_scan被激活至逻辑高电平时，第三核心裸片220_2的向下扫描单元或向上扫描单元可以对穿通电极tsv03至tsv23执行向下扫描①或向上扫描②。因此，在对用于第三通道ch2的穿通电极tsv03至tsv43的扫描操作期间，可以通过os测试来仅测试实际使用的穿通电极tsv03至tsv23。图4d示出了对用于第四通道ch3的穿通电极tsv04至tsv44的扫描操作。参考图4d，穿通电极扫描单元可以具有与图4a基本相同的配置，除了上芯片识别单元231_1至231_4之外。图4d的上芯片识别单元231_1至231_4可以分别包括第一反相器inv141至inv441、第二反相器inv142至inv442以及或非门nr14至nr44。第一反相器inv141至inv441可以将芯片id信号sid<0:3><1:0>的第一比特位sid<0:3><0>反相，第二反相器inv142至inv442可以将芯片id信号sid<0:3><1:0>的第二比特位sid<0:3><1>反相，以及或非门nr14至nr44可以分别对第一反相器inv141至inv441的输出信号和第二反相器inv142至inv442的输出信号执行或非运算，以输出上芯片使能信号ch_inf0至ch_inf3。因此，第四核心裸片220_3的上芯片识别单元231_4可以接收与第四通道ch3相对应的第四核心裸片220_3的芯片id信号sid2<1:0>(即，“11”)，并且产生被激活至逻辑高电平的上芯片使能信号ch_inf3。当全局向下扫描信号dn_scan或全局向上扫描信号up_scan被激活至逻辑高电平时，第四核心裸片220_3的向下扫描单元或向上扫描单元可以对穿通电极tsv04至tsv34执行向下扫描①或向上扫描②。因此，在对用于第四通道ch3的穿通电极tsv04至tsv44的扫描操作期间，可以通过os测试来仅测试实际使用的穿通电极tsv04至tsv34。图5是图示图3的基底裸片210的缺陷检测单元240_0的电路图。作为参考，包括在图3的第一核心裸片220_0至第四核心裸片220_3中的缺陷检测单元240_1至240_4可以具有与图5的缺陷检测单元240_0基本相同的配置。参考图5，缺陷检测单元240_0可以包括向下扫描储存单元310、向上扫描储存单元320以及信号发生单元330。向下扫描储存单元310可以根据全局向下扫描信号dn_scan和锁存信号latch来将向下扫描结果储存为第一值dn_fail。向下扫描储存单元310可以包括第一信号传输单元312和第一锁存器单元314。第一信号传输单元312可以根据全局向下扫描信号dn_scan和锁存信号latch来传输从穿通电极tsv0x的一个端子no0输出的信号，并且第一锁存器单元314可以将从第一信号传输单元312输出的信号储存为第一值dn_fail。例如，第一信号传输单元312可以包括第一与门and1、第一反相器inv1以及第一三相反相器tri_inv1。第一与门and1可以对全局向下扫描信号dn_scan和锁存信号latch执行与运算。第一反相器inv1可以将第一与门and1的输出反相。第一三相反相器tri_inv1可以根据第一与门and1的输出和第一反相器inv1的输出而被使能，并且将经由穿通电极tsv0x的端子no0传输的信号反相。第一锁存器单元314可以包括交叉耦合的反相器inv2和inv3。根据上述配置，当全局向下扫描信号dn_scan和锁存信号latch两者都被激活时，向下扫描储存单元310可以将从穿通电极tsv0x的端子no0输出的信号储存为第一值dn_fail。向上扫描储存单元320可以根据全局向上扫描信号up_scan和锁存信号latch来将向上扫描结果储存为第二值up_fail。向上扫描储存单元320可以包括第二信号传输单元322和第二锁存器单元324。第二信号传输单元322可以根据全局向上扫描信号up_scan和锁存信号latch来传输从穿通电极tsv0x的端子no0输出的信号，并且第二锁存器单元324可以将从第二信号传输单元322输出的信号储存为第二值up_fail。第二信号传输单元322和第二锁存器单元324可以具有与第一信号传输单元312和第一锁存器单元314基本相同的配置。根据上述配置，当全局向上扫描信号up_scan和锁存信号latch两者都被激活时，向上扫描储存单元320可以将从穿通电极tsv0x的端子no0输出的信号储存为第二值up_fail。信号发生单元330可以通过将储存在向下扫描储存单元310中的第一值dn_fail与储存在向上扫描储存单元320中的第二值up_fail组合来产生故障确定信号fail<x>。例如，信号发生单元330可以包括与非门nd1，该与非门nd1对第一值dn_fail与第二值up_fail执行与非运算以输出故障确定信号fail<x>。以下，将参考图2至图6b描述根据本实施例的层叠式存储器件的操作。图6a和图6b是用于描述图3的层叠式存储器件的操作的时序图。图6a是用于描述图4a的对用于第一通道ch0的穿通电极tsv01至tsv41的扫描操作的时序图。此时，假设实际使用的穿通电极tsv01没有缺陷。参考图6a，当复位信号set被激活时，第一核心裸片220_0至第四核心裸片220_3的id分配单元250_1至250_4可以产生彼此区分的芯片id信号sid<0:3><1:0>。第一核心裸片220_0的上芯片识别单元231_1可以接收与第一通道ch0相对应的第一核心裸片220_0的芯片id信号sid0<1:0>(即，“00”)，并且产生被激活至逻辑高电平的上芯片使能信号ch_inf0。当全局向下扫描信号dn_scan被激活时，第一核心裸片220_0的向下扫描控制单元232_1可以响应于上芯片使能信号ch_inf0而将局部向下扫描信号ds11激活至逻辑低电平，并且电流源单元pm1可以响应于局部向下扫描信号ds11而将电流源提供给穿通电极tsv11的一个端子no1。此外，基底裸片210的电流吸收单元nm0可以响应于全局向下扫描信号dn_scan而吸收经由穿通电极tsv01的一个端子no0而在向下方向上传输的信号。因此，可以执行针对穿通电极tsv01的向下扫描①。此时，由于穿通电极tsv01没有缺陷，因此基底裸片210的缺陷检测单元240_0可以根据全局向下扫描信号dn_scan和锁存信号latch来将经由穿通电极tsv01的端子no0传输的高电平信号储存为第一值dn_fail。当全局向上扫描信号up_scan被激活时，基底裸片210的电流源单元pm0可以响应于全局向上扫描信号up_scan而将在向上方向上传输的信号的电流源提供给穿通电极tsv01的端子no0。此外，第一核心裸片220_0的向上扫描控制单元234_1可以响应于上芯片使能信号ch_inf0而激活局部向上扫描信号us11，并且电流吸收单元nm1可以响应于局部向上扫描信号us11而吸收经由穿通电极tsv11的端子no1传输的信号。因此，可以执行针对穿通电极tsv01的向上扫描②。此时，由于穿通电极tsv01没有缺陷，因此基底裸片210的缺陷检测单元240_0可以根据全局向上扫描信号up_scan和锁存信号latch来将经由穿通电极tsv01的端子no0传输的高电平信号储存为第二值up_fail。最后，缺陷检测单元240_0可以基于处于逻辑高电平的第一值dn_fail和第二值up_fail来产生处于逻辑低电平的故障确定信号fail<1>。测试设备(未示出)或存储器控制器(未示出)可以基于低电平故障确定信号fail<1>来确定实际使用的穿通电极tsv01没有缺陷。在第二核心裸片220_1至第四核心裸片220_3中，即使全局向下扫描信号dn_scan和全局向上扫描信号up_scan被激活，局部向下扫描信号ds21至ds41以及局部向上扫描信号us21至us41也可以根据被去激活至逻辑低电平的上芯片使能信号ch_inf1至ch_inf3而不被激活。因此，第二核心裸片220_1至第四核心裸片220_3的向下扫描单元和向上扫描单元可以不操作。图6b是用于描述图4c的对用于第三通道ch2的穿通电极tsv03至tsv43的扫描操作的时序图。作为示例，实际使用的穿通电极tsv03至tsv23之中的一个穿通电极tsv13具有缺陷。参考图6b，当复位信号set被激活并且芯片id信号sid<0:3><1:0>被产生时，第三核心裸片220_2的上芯片识别单元231_3可以接收与第三通道ch2相对应的第三核心裸片220_2的芯片id信号sid2<1:0>(即，“10”)，并且产生被激活至逻辑高电平的上芯片使能信号ch_inf2。当全局向下扫描信号dn_scan被激活时，第三核心裸片220_2的向下扫描控制单元232_3可以响应于上芯片使能信号ch_inf2而将局部向下扫描信号ds33激活至逻辑低电平，并且电流源单元pm3可以响应于局部向下扫描信号ds33而将电流源提供给穿通电极tsv33的一个端子no3。因此，可以执行针对穿通电极tsv03至tsv23的向下扫描①。此时，由于穿通电极tsv13具有缺陷，因此电流源不会被传送到穿通电极tsv03的端子no0。因此，缺陷检测单元240_0可以根据全局向下扫描信号dn_scan和锁存信号latch而将穿通电极tsv03的端子no0的低电平信号储存为第一值dn_fail。当全局向上扫描信号up_scan被激活时，第三核心裸片220_2的向上扫描控制单元234_3可以响应于上芯片使能信号ch_inf0而激活局部向上扫描信号us33，并且电流吸收单元nm3可以响应于局部向上扫描信号us33而吸收经由穿通电极tsv33的端子no3传输的信号。因此，可以执行针对穿通电极tsv03至tsv23的向上扫描②。缺陷检测单元240_0可以根据全局向上扫描信号up_scan和锁存信号latch而将经由穿通电极tsv03的端子no0传输的高电平信号储存为第二值up_fail。最后，缺陷检测单元240_0可以基于低电平的第一值dn_fail和高电平的第二值up_fail来产生处于逻辑高电平的故障确定信号fail<3>。测试设备(未示出)或存储器控制器(未示出)可以基于高电平的故障确定信号fail<3>来确定实际使用的穿通电极tsv03至tsv23具有缺陷。在其余的核心裸片220_0、220_1和220_3中，即使全局向下扫描信号dn_scan和全局向上扫描信号up_scan被激活，局部向下扫描信号ds13、ds23和ds43以及局部向上扫描信号us13、us23和us43也可以根据被去激活至逻辑低电平的上芯片使能信号ch_inf1、ch_inf2和ch_inf4而不被激活。因此，其余的核心裸片220_0、220_1和220_3的向下扫描单元和向上扫描单元可以不操作。根据本实施例的层叠式存储器件能够仅测试物理连接的穿通电极之中实际使用的穿通电极，并且确定该穿通电极是否具有缺陷。在下面的实施例中，将描述不仅能够确定实际使用的穿通电极是否具有缺陷，而且还能够确定包括在核心裸片中的穿通电极之中发生缺陷的地方的方法。图7是示出根据本发明的实施例的层叠式存储器件的示图。图8是示出图7中的第一核心裸片420_0的上芯片识别单元431_1的详细示图。参考图7，层叠式存储器件可以包括基底裸片410以及层叠在基底裸片410之上并经由多个穿通电极tsv0x至tsv4x与分配的通道通信的多个核心裸片420_0至420_3。为了便于描述，图7示出在列方向上作为整体连接的穿通电极tsv0x至tsv4x。然而，实际上，如图2所示，多个穿通电极可以被安装在每个核心裸片420_0至420_3中。第一核心裸片420_0至第四核心裸片420_3可以分别包括穿通电极扫描单元430_1至430_4和缺陷检测单元440_1至440_4。穿通电极扫描单元430_1至430_4可以根据分配给其的通道信息而被使能，并且对穿通电极之中在列方向上连接的穿通电极tsv0x至tsv4x执行向下扫描和向上扫描。向下扫描可以指示在向下方向上传输信号，而向上扫描可以指示在向上方向上传输信号。穿通电极扫描单元430_1至430_4可以分别包括上芯片识别单元431_1至431_4、向下扫描单元432_1至432_4和pm6至pm9以及向上扫描单元434_1至434_4和nm6至nm9。上芯片识别单元431_1至431_4可以根据芯片id信号sid<0:3><1:0>而选择依次被激活的多个通道使能信号ch_en<3:0>中的一个通道使能信号，并且分别产生上芯片使能信号ch_inf0至ch_inf3。通道使能信号ch_en<3:0>的数量可以对应于第一核心裸片420_0至第四核心裸片420_3的数量。参考图8，上芯片识别单元431_1至431_4中的每个上芯片识别单元可以包括选择四个输入信号中的一个输入信号的4选1多路复用器mux，并且将选中的信号输出为上芯片使能信号ch_inf0至ch_inf3中的一个上芯片使能信号。向下扫描单元432_1至432_4和pm6到pm9可以根据上芯片使能信号ch_inf0至ch_inf3而被使能，并且通过使电流向下流过在列方向上连接的穿通电极tsv0x至tsv4x来执行向下扫描。向下扫描单元432_1至432_4和pm6至pm9可以分别包括向下扫描控制单元432_1至432_4和电流源单元pm6至pm9。由于图7的向下扫描单元具有与图3的向下扫描单元基本相同的配置，因此这里省略其详细描述。向上扫描单元434_1至434_4和nm6至nm9可以根据上芯片使能信号ch_inf0至ch_inf3而被使能，并且通过使电流向上流过在列方向上连接的穿通电极tsv0x至tsv4x来执行向上扫描。向上扫描单元434_1至434_4和nm6至nm9可以分别包括向上扫描控制单元434_1至434_4和电流吸收单元nm6至nm9。由于图7的向上扫描单元具有与图3的向上扫描单元基本相同的配置，因此这里省略其详细描述。虽然未示出，但是基底裸片410和第一核心裸片420_0至第四核心裸片420_3可以包括标识(id)分配单元，该标识(id)分配单元在启动操作或初始操作期间产生用于相应的核心裸片的芯片id信号sid<0:3><1:0>。由于该id分配单元具有与图3的id分配单元250_0至250_4基本相同的配置，因此这里省略其详细描述。基底裸片410可以包括电流吸收单元nm5和电流源单元pm5。电流吸收单元nm5可以响应于全局向下扫描信号dn_scan而在向下扫描期间吸收经由穿通电极tsv0x的一个端子no0而在向下方向上传输的信号，并且电流源单元pm5可以响应于全局向上扫描信号up_scan而在向上扫描期间将在向上方向上传输的信号的电流源提供给穿通电极tsv0x的端子no0。作为参考，由于全局向下扫描信号dn_scan和全局向上扫描信号up_scan被激活至逻辑高电平，因此基底裸片210可以包括反相器inv40，该反相器inv40用于通过将全局向上扫描信号up_scan反相来驱动利用pmos晶体管实现的电流源单元pm5。此外，基底裸片410可以包括具有与第一核心裸片420_0至第四核心裸片420_3的缺陷检测单元440_1至440_4相同配置的缺陷检测单元440_0。图7所示的层叠式半导体器件的缺陷检测单元440_0至440_4中的每个缺陷检测单元可以分别包括检测单元442和掩蔽单元444。例如，检测单元442包括与第一核心裸片420_0至第四核心裸片420_3相对应的第一子缺陷检测单元442_1至第四子缺陷检测单元442_4。第一子缺陷检测单元442_1至第四子缺陷检测单元442_4可以根据第一通道使能信号至第四通道使能信号ch_en<3:0>而依次被使能，基于向下扫描和向上扫描来检测穿通电极tsv0x至tsv4x是否具有缺陷，并产生第一故障确定标志flag1至第四故障确定标志flag4。掩蔽单元444可以根据通道信息而响应于在掩模单元444中预先设置的掩蔽信号(图9的ch_msk<3:0>)来掩蔽第一故障确定标志flag1至第四故障确定标志flag4，并且输出指示穿通电极tsv0x至tsv4x是否具有缺陷的故障确定信号fail<x>。基底裸片410还可以包括控制信号发生单元460，该控制信号发生单元460被配置为根据全局向下扫描信号dn_scan和全局向上扫描信号up_scan而产生依次被激活的第一通道使能信号至第四通道使能信号ch_en<3:0>。图9是示出图7的基底裸片410的缺陷检测单元440_0的电路图。包括在图7的第一核心裸片420_0至第四核心裸片420_3中的缺陷检测单元440_1至440_4可以具有与图9的缺陷检测单元440_0基本相同的配置。参考图9，第一子缺陷检测单元442_1可以根据第一通道使能信号ch_en<0>而被使能，根据全局向下扫描信号dn_scan和锁存信号latch而将经由穿通电极tsv0x的一个端子no0传输的向下扫描结果储存为第一值，根据全局向上扫描信号up_scan和锁存信号latch而将经由穿通电极tsv0x的端子no0传输的向上扫描结果储存为第二值，以及将储存的第一值与储存的第二值组合以产生并储存指示穿通电极tsv0x至tsv4x是否具有缺陷的第一故障确定标志flag1。类似地，第二子缺陷检测单元442_2至第四子缺陷检测单元442_4可以根据第二通道使能信号至第四通道使能信号ch_en<3:1>而依次被使能，以及产生并储存第二故障确定标志flag2至第四故障确定标志flag4。因此，测试设备(未示出)或存储器控制器(未示出)可以提取储存在第一子缺陷检测单元442_1至第四子缺陷检测单元442_4中的第一故障确定标志flag1至第四故障确定标志flag4，并且识别包括在核心裸片中的穿通电极之中发生缺陷的地方。第一子缺陷检测单元442_1至第四子缺陷检测单元442_4可以具有与图5的缺陷检测单元240_0基本相同的配置，除了第一子缺陷检测单元442_1至第四子缺陷检测单元442_4根据第一通道使能信号至第四通道使能信号ch_en<3:0>而依次被使能之外。掩蔽单元444可以包括第一与非门nd2至第五与非门nd6。第一与非门nd2至第四与非门nd5可以分别对掩蔽信号ch_msk<3:0>的相应比特位和第一故障确定标志flag1至第四故障确定标志flag4执行与非运算，并且第五与非门nd6可以对第一与非门nd2至第四与非门nd5的输出执行与非运算，并输出故障确定信号fail<x>。即，掩蔽单元444可以将与具有逻辑高电平的掩蔽信号ch_msk<3:0>的相应比特位相对应的故障确定标志flag1至flag4输出为故障确定信号fail<x>。此时，掩蔽信号ch_msk<3:0>可以根据通道信息而被预先设置在掩蔽单元444中，并且如下表1所述来配置。例如，在用于第一通道ch0的穿通电极的情况下，掩蔽信号ch_msk<3:0>可以被预先设置为“0001”，并且掩蔽单元444可以将储存在第一子缺陷确定单元442_1中的第一故障确定标志flag1输出为故障确定信号fail<x>。【表1】ch_msk<3>ch_msk<2>ch_msk<1>ch_msk<0>用于ch0的tsvlllh用于ch1的tsvllhl用于ch2的tsvlhll用于ch3的tsvhlll图10a是示出图7的控制信号发生单元460的框图。参考图10a，控制信号发生单元460可以包括扫描使能信号发生单元462和计数单元464。扫描使能信号发生单元462可以产生扫描使能信号scan_en，该扫描使能信号scan_en根据全局向下扫描信号dn_scan而被激活，以及根据全局向上扫描信号up_scan而被去激活。计数单元464可以对扫描使能信号scan_en执行计数操作，并且产生依次被激活的第一通道使能信号至第四通道使能信号ch_en<3:0>。计数单元464可以包括计数器464_2和信号组合器464_4。计数器464_2可以通过对扫描使能信号scan_en进行计数来产生第一计数信号和第二计数信号cnt<1:0>。信号组合器464_4可以通过将第一计数信号和第二计数信号cnt<1:0>的逻辑电平组合来产生第一通道使能信号至第四通道使能信号ch_en<3:0>。图10b是用于描述图7的控制信号发生单元460的操作的时序图。参考图10b，扫描使能信号发生单元462可以产生扫描使能信号scan_en，该扫描使能信号scan_en响应于全局向下扫描信号dn_scan的上升沿而被激活，以及响应于全局向上扫描信号up_scan的下降沿而被去激活。计数器464_2可以通过对扫描使能信号scan_en进行计数来产生第一计数信号和第二计数信号cnt<1:0>。信号组合器464_4可以通过将第一计数信号和第二计数信号cnt<1:0>的逻辑电平组合来产生第一通道使能信号至第四通道使能信号ch_en<3:0>。因此，每当全局向下扫描信号dn_scan和全局向上扫描信号up_scan被输入时，控制信号发生单元460可以产生依次被激活的第一通道使能信号到第四通道使能信号ch_en<3:0>。根据本实施例的层叠式半导体器件可以响应于依次被激活的第一通道使能信号至第四通道使能信号ch_en<3:0>而在第一四核心裸片420_0至第四核心裸片420_3与基底裸片410之间依次执行向下扫描和向上扫描。例如，当响应于第四通道使能信号ch_en<3>而选择第四核心裸片420_3时，层叠式半导体器件可以对实际使用的穿通电极tsv0x至tsv3x执行向下扫描和向上扫描，并且将在第四子缺陷检测单元442_4中的扫描结果储存为第四故障确定标志flag4。然后，当响应于第三通道使能信号ch_en<2>而选择第三核心裸片420_2时，层叠式半导体器件可以对实际使用的穿通电极tsv0x至tsv2x执行向下扫描和向上扫描，并且将在第三子缺陷检测单元442_3中的扫描结果储存为第三故障确定标志flag3。以这种方式，层叠式半导体器件可以对在选择相应的核心裸片时实际使用的穿通电极tsv0x至tsv3x、tsv0x至tsv2x、tsv0x和tsv1x以及tsv0x依次并重复地执行向下扫描和向上扫描，并且将针对相应的核心裸片检测到的故障确定标志flag1至flag4储存在多个子缺陷检测单元442_1至442_4中。因此，层叠式半导体器件可以提取储存的值并且识别包括在核心裸片中的穿通电极之中发生缺陷的地方。此外，层叠式半导体器件可以根据通道信息而提取储存的值之中的目标值，并且掩蔽其他值，从而识别实际使用的穿通电极是否具有缺陷。根据本实施例，层叠式半导体器件可以根据层叠式芯片的通道信息来反映穿通电极的缺陷信息，从而提高整个芯片的成品率。尽管为了说明的目的已经描述了各种实施例，但是对于本领域技术人员来说明显的是，可以在不脱离如所附权利要求中限定的本发明的精神和范围的情况下，进行各种改变和修改。当前第1页12