技术特征：
技术总结
本发明涉及一种并行控制实现任意4输入逻辑功能的电路，包括：静态随机存取存储器和控制单元。静态随机存取存储器包括多个寄存单元，多个寄存单元上下并行依次放置，用于存储电路数据。控制单元，包括多个缓冲器和多个逻辑门，用于根据逻辑门的输出信号控制缓冲器的开关状态，确定多个寄存单元中的一个寄存单元存储的电路数据为逻辑功能电路的输出。本申请，该逻辑功能电路整个为并行结构的设计，该并行结构的有益效果是，同样的路径，同样的延迟(delay)，同样的负载，电路产生一样的行为。其中，从多个逻辑门中每个逻辑门的任意输入到整个逻辑功能电路的输出上升沿和下降沿的延迟(delay)相差小于2％，速度比串行控制逻辑功能电路快20％。
技术研发人员：刘成利;王海力;陈子贤;马明
受保护的技术使用者：京微齐力(北京)科技有限公司
技术研发日：2018.02.09
技术公布日：2018.07.31