本发明是有关于一种电源电路，且特别是有关于一种电源电路及其存储器装置。
背景技术：
非易失(non-volatile)存储器已经普遍应用在各种不同电子装置中，以存储电子装置运作所需的程序代码及数据。在正常使用下，非易失存储器中的数据可以被重复写入，并且非易失存储器中的程序可以随时被更新，而数据的写入及程序代码的更新是非易失存储器中被广泛利用的功能。
然而，如果数据写入及程序更新等功能被不当使用者所利用时，电子装置中的操作系统便可以被远端的黑客侵入，轻易地篡改数据及程序代码，或者直接将非易失存储器中的数据擦除以破坏操作系统的运作。通常，操作系统会有一些防止黑客的检测与防范机制，然而操作系统中的防范机制是基于系统的运作基础，因此在防范机制启动之后，还是有可能被黑客破解而功亏一篑。
技术实现要素：
本发明提供一种电源电路及其存储器装置，在需要数据保护时，可保护非易失性存储器元件不会被更改。
本发明的电源电路，用于提供一工作电压至一存储器阵列，并且包括电压调整电路及电压反馈电路。电压调整电路接收一系统电压以提供工作电压。电压反馈电路耦接电压调整电路以接收工作电压，并且接收一数据锁定电压，其中电压反馈电路具有一非易失性(non-volatile)存储器元件，反应于数据锁定电压而设定或重置。电压反馈电路依据非易失性存储器元件为设定或重置提供一反馈电压至电压调整电路，以设定其输出电压电平。
本发明的存储器装置，包括一存储器阵列及一如上所述的电源电路，其中电源电路用于提供一工作电压至存储器阵列。
基于上述，本发明实施例的电源电路及其存储器装置，可依据数据锁定电压设定或重置非易失性存储器元件，以调整工作电压的输出电平。藉此，在需要数据保护时，可调整工作电压的输出电平小于非易失性存储器元件的写入电压电平，以保护非易失性存储器元件不会被更改。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1a为依据本发明一实施例的存储器装置的系统示意图。
图1b为依据本发明一实施例的工作电压的波形示意图。
图2为依据本发明一实施例的电源电路的电路示意图。
图3为依据本发明一实施例的电源电路的电路示意图。
图4为依据本发明一实施例的阻抗电路的电路示意图。
图5为依据本发明一实施例的写入电路的电路示意图。
图6为依据本发明一实施例的电源电路的电路示意图。
图7为依据本发明一实施例的电源电路的电路示意图。
图8为依据本发明一实施例的电源电路的电路示意图。
符号说明：
10：存储器装置
11：存储器阵列
100、200、300、600、700、800：电源电路
110、210、310：电压调整电路
120、220、320：电压反馈电路
211：第一逻辑电路
221、321、400：阻抗电路
311：第二逻辑电路
410、500：写入电路
610：事件检测电路
710：密码比对电路
810：输入电路
and1：与门
cmp1、cmp2：比较器
cp1：电压泵
dx、dxa、dxb、dxc：数据锁定电压
en：致能端
input1：输入信号
int1：第一反相器
int2：第二反相器
int3：第三反相器
lrd：读取电压电平
lwt：写入电压电平
mx1：第一金属氧化物半导体晶体管
mx2：第二金属氧化物半导体晶体管
mx3：第三金属氧化物半导体晶体管
mx4：第四金属氧化物半导体晶体管
mx5：第五金属氧化物半导体晶体管
mx6：第六金属氧化物半导体晶体管
mx7：第七金属氧化物半导体晶体管
mx8：第八金属氧化物半导体晶体管
mx9：第九金属氧化物半导体晶体管
nvra、nvrb：非易失性存储器元件
or1：或门
pswd1：输入密码
r11、r21：第一电阻
r12、r22：第二电阻
rmx：电阻式随机存取存储器
sen：致能信号
sw1、sw2：摆荡范围
vcs：控制电压
vdd：系统电压
vfb、vfb1、vfb2：反馈电压
vpp：工作电压
vr1、vr2：参考电压
wr1、wr1a、wr2：写入启动电压
具体实施方式
图1a为依据本发明一实施例的存储器装置的系统示意图。图1b为依据本发明一实施例的工作电压的波形示意图。请参照图1a，在本实施例中，存储器装置10包括存储器阵列11及电源电路100。存储器阵列11具有多个阵列排列的非易失性(non-volatile)存储器元件nvra。电源电路100耦接存储器阵列11，用于提供工作电压vpp至存储器阵列11的非易失性存储器元件nvra。
电源电路100包括电压调整电路110及电压反馈电路120。电压调整电路110接收系统电压vdd，以提供工作电压vpp。电压反馈电路120耦接电压调整电路110以接收工作电压vpp，并且接收数据锁定电压dx及写入启动电压wr1(对应第三写入启动电压)，其中电压反馈电路120具有非易失性存储器元件narb。在此，写入启动电压wr1用以决定非易失性存储器元件narb是否锁定，并且写入启动电压wr1预设为禁能状态(例如为高电压电平)；数据锁定电压dx用以决定非易失性存储器元件narb的状态为设定或重置，亦即非易失性存储器元件narb是反应于数据锁定电压dx而设定或重置，并且数据锁定电压dx预设为禁能状态(例如为低电压电平)。
接着，电压反馈电路120会依据工作电压vpp提供反馈电压vfb至电压调整电路110，以控制工作电压vpp维持于摆荡范围内，并且电压反馈电路120也会依据非易失性存储器元件nvrb为设定或重置，提供反馈电压vfb至电压调整电路110，以设定工作电压vpp的输出电平。如图1b所示，当非易失性存储器元件nvrb为重置时，工作电压vpp的输出电平(如摆荡范围sw1所示)大于等于非易失性存储器元件nvrb的写入电压电平lwt；当非易失性存储器元件nvrb为设置时，工作电压vpp的输出电平(如摆荡范围sw2所示)小于写入电压电平lwt且大于等于读取电压电平lrd。
在本发明实施例中，非易失性存储器元件nvrb进行设定或重置时所接收的工作电压vpp可以是由外部电路所提供。并且，电源电路100是不具有远端控制的能力，亦即电源电路100是不被外部控制电路所影响，例如存储器阵列11的控制器(未绘示)。
依据上述，当使用者有存储器阵列11的写入保护需求时，可以通过存储器装置10上的接脚设定数据锁定电压dx，以设定工作电压vpp的输出电平小于写入电压电平lwt。藉此，可确保存储器阵列11中的非易失性存储器元件nvra无法被更新(亦即抹除及写入)。并且，电源电路100可设计为不具有通信能力，亦即使用者仅能通过存储器装置10上的接脚设定电源电路100的状态，以提高存储器阵列11的写入保护的安全性。
图2为依据本发明一实施例的电源电路的电路示意图。请参照图1a、1b及2，其中相同或相似元件使用相同或相似标号。在本实施例中，电源电路200包括电压调整电路210及电压反馈电路220，并且工作电压vpp大于系统电压vdd。
电压调整电路210包括电压泵cp1及第一逻辑电路211。电压泵cp1具有接收系统电压vdd的输入端、接收致能信号sen的致能端en及提供工作电压vpp的输出端。第一逻辑电路211耦接电压反馈电路220以接收反馈电压vfb1，接收数据写入启动电压wr2(对应第一写入启动电压)，并且耦接电压泵cp1的致能端en以提供致能信号sen。其中，写入启动电压wr2是针对存储器阵列11的非易失性存储器元件nvra所提供的写入启动电压，而写入启动电压wr1是针对电压反馈电路220的非易失性存储器元件nvrb所提供的写入启动电压。并且，当写入启动电压wr1致能时，写入启动电压wr2一定会致能；当写入启动电压wr2致能时，写入启动电压wr1不一定会致能。
在本实施例中，第一逻辑电路211包括与门and1，其中与门and1的输入端的其中之一接收写入启动电压wr2，与门and1的输入端的其中另一耦接电压反馈电路220以接收反馈电压vfb1，与门and1的输出端提供致能信号sen。
电压反馈电路220包括比较器cmp1、第一电阻r11、第二电阻r12及阻抗电路221，其中阻抗电路221具有非易失性存储器元件nvrb。比较器cmp1具有接收参考电压vr1的正输入端(对应第一输入端)、负输入端(对应第二输入端)及提供反馈电压vfb1的输出端。第一电阻r11耦接于工作电压vpp与比较器cmp1的负输入端之间。第二电阻r12耦接于比较器cmp1的负输入端与接地电压之间。
阻抗电路221并联第一电阻r11，并且接收数据锁定电压dx及写入启动电压wr1，其中阻抗电路221的电阻值反应于非易失性存储器元件nvrb为设定或重置，并且阻抗电路221依据写入启动电压wr1及数据锁定电压dx而设定或重置非易失性存储器元件nvrb。举例来说，当非易失性存储器元件nvrb为设定时，阻抗电路221的电阻值为低电阻值，亦即第一电阻r11会被旁路(bypass)掉；当非易失性存储器元件nvrb为重置时，阻抗电路221的电阻值为高电阻值，亦即第一电阻r11会与第二电阻r12进行分压。
进一步来说，当非易失性存储器元件nvrb为重置时，vpp＝vr1×(r11+r12)/r12，其中vpp为工作电压vpp的电压电平，vr1为参考电压vr1的电压电平，r11为第一电阻r11的电阻值，r12为第二电阻r12的电阻值；当非易失性存储器元件nvrb为设置时，vpp≈vr1。依据上述，参考电压vr1可以设计为接近读取电压电平lrd但高于读取电压电平lrd；并且，写入电压电平与读取电压电平的比值(亦即lwt:lrd)可以设计为(r11+r12):r12。
在本实施例中，第一逻辑电路211例如是包括与门and1，但在其他实施例中，可以是相同逻辑运算或类似功能的逻辑电路。在本发明的一实施例中，可以忽略第一逻辑电路211，亦即将比较器cmp1的输出端提供的反馈电压vfb1直接传送至电压泵cp1的致能端en。
图3为依据本发明一实施例的电源电路的电路示意图。请参照图1a至3，其中相同或相似元件使用相同或相似标号。在本实施例中，电源电路300包括电压调整电路310及电压反馈电路320，并且工作电压vpp小于系统电压vdd。
电压调整电路310包括第一金属氧化物半导体晶体管mx1及第二逻辑电路311。第一金属氧化物半导体晶体管mx1的源极(对应第一源/漏极)接收系统电压vdd，第一金属氧化物半导体晶体管mx1的栅极(对应第一栅极)接收控制电压vcs，第一金属氧化物半导体晶体管mx1的漏极(对应第二源/漏极)提供工作电压vpp。第二逻辑电路311耦接电压反馈电路320以接收反馈电压vfb2，接收写入启动电压wr2(对应第二写入启动电压)，并且耦接第一金属氧化物半导体晶体管mx1的栅极以提供控制信号vcs。
在本实施例中，第二逻辑电路311包括第一反相器int1及或门or1。第一反相器int1的输入端接收写入启动电压wr2，第一反相器int1的输出端提供反相后的写入启动电压/wr2。或门or1的输入端的其中之一接收反馈电压vfb2，或门or1的输入端的其中另一接收反相后的写入启动电压/wr2，并且或门or1的输出端提供控制电压vcs。
电压反馈电路320包括比较器cmp2、第一电阻r21、第二电阻r22及阻抗电路321，其中阻抗电路321具有非易失性存储器元件nvrb。比较器cmp2具有接收参考电压vr2的负输入端(对应第一输入端)、正输入端(对应第二输入端)及提供反馈电压vfb2的输出端。第一电阻r21耦接于工作电压vpp与比较器cmp2的正输入端之间。第二电阻r22耦接于比较器cmp2的正输入端与接地电压之间。
阻抗电路321并联第一电阻r21，并且接收数据锁定电压dx及写入启动电压wr1，其中阻抗电路321的电阻值反应于非易失性存储器元件nvrb为设定或重置，并且阻抗电路321依据写入启动电压wr1及数据锁定电压dx而设定或重置非易失性存储器元件nvrb。
在本实施例中，第二逻辑电路311例如包括第一反相器int1及或门or1，但在其他实施例中，可以是相同逻辑运算或类似功能的逻辑电路。在本发明的一实施例中，可以忽略第二逻辑电路311，亦即将比较器cmp2的输出端提供的反馈电压vfb2直接传送至第一金属氧化物半导体晶体管mx1的栅极。
图4为依据本发明一实施例的阻抗电路的电路示意图。请参照图2及图4，其中相同或相似元件使用相同或相似标号。在本实施例中，非易失性存储器元件nvrb是以电阻式随机存取存储器rmx为例，并且阻抗电路400包括电阻式随机存取存储器rmx、第二反相器int2、第二金属氧化物半导体晶体管mx2、第三金属氧化物半导体晶体管mx3及写入电路410。
第二反相器int2的输入端接收写入启动电压wr1。第二金属氧化物半导体晶体管mx2的漏极(对应第三源/漏极)接收工作电压vpp，第二金属氧化物半导体晶体管mx2的栅极(对应第二栅极)耦接第二反相器int2的输出端，第二金属氧化物半导体晶体管mx2的源极(对应第四源/漏极)耦接电阻式随机存取存储器rmx的正极端。第三金属氧化物半导体晶体管mx3的漏极(对应第五源/漏极)耦接电阻式随机存取存储器rmx的负极端，第三金属氧化物半导体晶体管mx3的栅极(对应第三栅极)耦接第二反相器int2的输出端，第三金属氧化物半导体晶体管mx3的源极(对应第六源/漏极)接收接地电压。
写入电路410耦接电阻式随机存取存储器rmx的正极端及负极端，且接收写入启动电压wr1及数据锁定电压dx，以依据写入启动电压wr1及数据锁定电压dx设定或重置电阻式随机存取存储器rmx。
举例来说，当写入启动电压wr1为禁能时(例如为高电压电平)，第二金属氧化物半导体晶体管mx2及第三金属氧化物半导体晶体管mx3截止，此时写入电路410会设定为可写入模式，亦即写入电路410可设定或重置电阻式随机存取存储器rmx。当写入启动电压wr1为致能时(例如为低电压电平)，第二金属氧化物半导体晶体管mx2及第三金属氧化物半导体晶体管mx3导通，此时写入电路410会设定为不写入模式，亦即写入电路410不对电阻式随机存取存储器rmx进行设定或重置。
接着，当写入电路410为可写入模式且数据锁定电压dx为禁能时(例如为低电压电平)，写入电路410会提供负电压至电阻式随机存取存储器rmx以重置电阻式随机存取存储器rmx，此时电阻式随机存取存储器rmx的电阻值为高电阻值；当写入电路410为可写入模式且数据锁定电压dx为致能时(例如为高电压电平)，写入电路410会提供正电压至电阻式随机存取存储器rmx以设定电阻式随机存取存储器rmx，此时电阻式随机存取存储器rmx的电阻值为低电阻值。
在本实施例中，非易失性存储器元件nvrb是以电阻式随机存取存储器rmx为例，但在其他实施例中，其他型态的非易失性存储器元件nvrb可搭配金属氧化物半导体晶体管来达到与电阻式随机存取存储器rmx类似的功能。举例来说，以电压电平型的非易失性存储器元件nvrb为例，可将非易失性存储器元件nvrb所存储的电压提供至金属氧化物半导体晶体管的栅极，以设定阻抗电路(如400)的电阻值。
图5为依据本发明一实施例的写入电路的电路示意图。请参照图4及图5，其中相同或相似元件使用相同或相似标号。在本实施例中，写入电路500包括第三反相器int3、第四金属氧化物半导体晶体管mx4、第五金属氧化物半导体晶体管mx5、第六金属氧化物半导体晶体管mx6、第七金属氧化物半导体晶体管mx7、第八金属氧化物半导体晶体管mx8及第九金属氧化物半导体晶体管mx9。第三反相器int的输入端接收数据锁定电压dx。
第四金属氧化物半导体晶体管mx4的漏极(对应第七源/漏极)耦接电阻式随机存取存储器rmx的正极端，第四金属氧化物半导体晶体管mx4的栅极(对应第四栅极)接收写入启动电压wr1。第五金属氧化物半导体晶体管mx5的漏极(对应第九源/漏极)耦接电阻式随机存取存储器rmx的负极端，第五金属氧化物半导体晶体管mx5的栅极(对应第五栅极)接收写入启动电压wr1。
第六金属氧化物半导体晶体管mx6的漏极(对应第十一源/漏极)耦接第四金属氧化物半导体晶体管mx4的源极(对应第八源/漏极)，第六金属氧化物半导体晶体管mx6的栅极(对应第六栅极)接收数据锁定电压dx，第六金属氧化物半导体晶体管mx6的源极(对应第十二源/漏极)接收工作电压vpp。第七金属氧化物半导体晶体管mx7的漏极(对应第十三源/漏极)耦接第五金属氧化物半导体晶体管mx5的源极(对应第十源/漏极)，第七金属氧化物半导体晶体管mx7的栅极(对应第七栅极)接收数据锁定电压dx，第七金属氧化物半导体晶体管mx7的源极(对应第十四源/漏极)接收接地电压。
第八金属氧化物半导体晶体管mx8的漏极(对应第十五源/漏极)耦接第四金属氧化物半导体晶体管mx4的源极，第八金属氧化物半导体晶体管mx8的栅极(对应第八栅极)耦接第三反相器int3的输出端，第八金属氧化物半导体晶体管mx8的源极(对应第十六源/漏极)接收接地电压。第九金属氧化物半导体晶体管mx9的漏极(对应第十七源/漏极)耦接第五金属氧化物半导体晶体管mx5的源极，第九金属氧化物半导体晶体管mx9的栅极(对应第九栅极)耦接第三反相器int3的输出端，第九金属氧化物半导体晶体管mx9的源极(对应第十八源/漏极)接收工作电压vpp。
图6为依据本发明一实施例的电源电路的电路示意图。请参照图1a、1b及图6，电源电路600大致相同于电源电路100，其不同之处在于电源电路600还包括事件检测电路610，其中相同或相似元件使用相同或相似标号。事件检测电路610耦接电压反馈电路120，用以检测一事件是否发生，并且对应地提供数据锁定电压dxa。换言之，当事件未发生时，事件检测电路610提供禁能的数据锁定电压dxa(例如为低电压电平)，以重置非易失性存储器元件nvrb；当事件发生时，事件检测电路610提供致能的数据锁定电压dxa(例如为高电压电平)，以通过数据锁定电压dxa设定非易失性存储器元件nvrb。
其中，上述事件可以是电路型态的突发事件，例如电压急降或急升、电流急降或急升；可以是网路型态的突发事件，例如遭受网路攻击、网路线路中断；又或者是任何型态的事故，例如火灾、地震、豪雨、…等。上述为举例以说明，本发明实施例不以此为限。
图7为依据本发明一实施例的电源电路的电路示意图。请参照图1a、1b及图7，电源电路700大致相同于电源电路100，其不同之处在于电源电路700还包括密码比对电路710，其中相同或相似元件使用相同或相似标号。密码比对电路710耦接电压反馈电路120，用以提供写入启动电压wr1a及数据锁定电压dxb。进一步来说，当密码比对电路710接收至输入密码pswd1时，会比对输入密码pswd1是否正确。并且，当输入密码pswd1第一次正确时，则致能写入启动电压wr1a及数据锁定电压dxb，以进行数据保护；当输入密码pswd1第二次正确时，则禁能写入启动电压wr1a及数据锁定电压dxb，以解除数据保护。
在本实施例中，密码比对电路710是提供写入启动电压wr1a及数据锁定电压dxb，但在其他实施例中，密码比对电路710可以仅提供写入启动电压wr1a及数据锁定电压dxb的其中之一，此依据电路设计而定，本发明实施例不以此为限。
图8为依据本发明一实施例的电源电路的电路示意图。请参照图1a、1b及图8，电源电路800大致相同于电源电路100，其不同之处在于电源电路800还包括输入电路810，其中相同或相似元件使用相同或相似标号。输入电路810耦接电压反馈电路120，并且接收输入信号input1以提供数据锁定电压dxc。进一步来说，当输入信号input1表示要进行数据保护时，输入电路810可通过数据锁定电压压dxc设定非易失性存储器元件nvrb；当输入信号input1表示不需要数据保护时，输入电路810可通过数据锁定电压压dxc重置非易失性存储器元件nvrb。
综上所述，本发明实施例的电源电路及其存储器装置，可依据数据锁定电压设定或重置非易失性存储器元件，以调整工作电压的输出电平。藉此，在需要数据保护时，可调整工作电压的输出电平小于非易失性存储器元件的写入电压电平，以保护非易失性存储器元件不会被更改。并且，电源电路中可配置事件检测电路，以在事件发生时致能数据锁定电压。或者，电源电路中可配置密码比对电路，以在使用者输入正确的密码时致能/禁能数据锁定电压。又或者，电源电路中可配置输入电路，并且依据输入信号致能或禁能数据锁定电压。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。