随机递增存储器、脉动随机递增存储器体系结构

文档序号:37796984发布日期:2024-04-30 17:07阅读:来源:国知局

技术特征:

1.一种随机递增存储器,其特征在于,包含:

2.根据权利要求1所述的随机递增存储器,其特征在于,

3.根据权利要求2所述的随机递增存储器,其特征在于,

4.根据权利要求2所述的随机递增存储器,其特征在于,

5.根据权利要求1所述的随机递增存储器,其特征在于,当一元比特流完成累加时,将所有偏斜数读出;且在一个时钟周期中,最多允许一偏斜数被读出。

6.根据权利要求1所述的随机递增存储器,其特征在于,每一所述偏斜单元包含:

7.根据权利要求6所述的随机递增存储器,其特征在于,

8.根据权利要求6所述的随机递增存储器,其特征在于,每一所述偏斜比特模块还包含:

9.根据权利要求5所述的随机递增存储器,其特征在于,

10.根据权利要求9所述的随机递增存储器,其特征在于,

11.根据权利要求10所述的随机递增存储器,其特征在于,所述随机递增存储器执行一次递增,包含:

12.一种脉动随机递增存储器体系结构,其特征在于,包含多路存储器;

13.根据权利要求12所述的脉动随机递增存储器体系结构,其特征在于,

14.根据权利要求12所述的脉动随机递增存储器体系结构,其特征在于,

15.根据权利要求12所述的脉动随机递增存储器体系结构,其特征在于,

16.根据权利要求15所述的脉动随机递增存储器体系结构,其特征在于,

17.根据权利要求12所述的脉动随机递增存储器体系结构,其特征在于,


技术总结
本发明提出一种随机递增存储器,其包含:多个偏斜单元,配置为将一元比特流存储为偏斜数格式;至少一计算单元,配置为对所述多个偏斜单元存储的偏斜数进行递增操作。本发明还提出一种脉动随机递增存储器体系结构,其包含多路存储器;每一路存储器包含:多个一元处理单元,呈多行排列分布;多个随机递增存储器,同一行的一元处理单元配置一随机递增存储器;多路存储器之间由边缘部件隔开。该随机递增存储器能够将一元比特流累加为偏斜数格式,并与脉动阵列结构集成为脉动随机递增存储器体系结构,以降低累加能耗,提升能效。

技术研发人员:赵永威,郭泓锐,郝一帆,宋新开,李夏青,杜子东,张蕊,郭崎,陈天石,徐志伟
受保护的技术使用者:中国科学院计算技术研究所
技术研发日:
技术公布日:2024/4/29
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1