Idata 219较高(即，大于沿第三路径283的电流Iref 221)时，数据节点(Vdata) 261处的电压小于参考节点(Vref) 263处的电压。因为数据节点(Vdata) 261处的电压低于参考节点(Vref) 263处的电压，所以第二读出放大器279的输出275处所指示的逻辑状态为逻辑O状态或逻辑低状态。因此，第二读出放大器279检测到的数据节点(Vdata) 261与参考节点(Vref) 263之间的相对电压提供对存储器单元213的感测输出的指示。
[0034]在一特定实施例中，可调整负载晶体管的特性以修改参考节点处的电压值。举例来说，可调整存储器单元211的负载晶体管250、252、254、256的特性以修改数据节点(Vdata) 260和参考节点(Vref) 262处的电压。负载晶体管250、252、254、256的特性的特定实例为晶体管宽度。或者，可基于特定设计调整负载晶体管的其它特性。此外，应理解，可在存储器装置阵列内找到多个存储器单元，且整个存储器装置可集成于半导体裸片中以在半导体封装装置中使用。
[0035]参看图3，描绘配置基于电阻的存储器电路中的读出放大器的方法的特定实施例的流程图且将其大体上标示为300。在一特定实施例中，方法300包括在302处引导电流通过包括第一电阻性存储器装置的第一路径和引导电流通过包括参考电阻性存储器装置的第二路径。第一路径耦合到第一分离路径和第二分离路径。第一分离路径包括第一负载晶体管且第二分离路径包括第二负载晶体管。第二路径耦合到第三分离路径和第四分离路径。第三分离路径包括第三负载晶体管且第四分离路径包括第四负载晶体管。
[0036]作为一实例，可设定图1中的Rdata值且施加信号以在感测电路100处执行读取操作。第一路径可为图1的第一数据路径180且第二路径可为图1的参考路径182。第一电阻性存储器装置可为图1的第一电阻性存储器装置102且第二电阻性存储器装置可为图1的参考电阻性存储器装置104。
[0037]方法300可进一步在304处测量第一电阻性存储器装置的第一读取裕度。第一电阻性存储器装置的第一读取裕度可为逻辑O读取裕度。所述方法可进一步包括在306处测量第一电阻存储器装置的第二读取裕度。举例来说，第二读取裕度可为逻辑I读取裕度。
[0038]如308处所示，方法300还可包括通过调整第一负载晶体管、第二负载晶体管、第三负载晶体管和第四负载晶体管中的至少一者的特性来平衡第一读取裕度和第二读取裕度。举例来说，可将图1的第二负载晶体管154的特性(例如晶体管宽度)与对应特性(例如图1的第四负载晶体管152的晶体管宽度)相比进行调整。或者，可调整第一负载晶体管150和第三负载晶体管156的特性，使得可平衡第一读取裕度和第二读取裕度。在一特定实施例中，第一电阻性存储器装置和参考电阻性存储器装置包括磁性隧道结(MTJ)装置。
[0039]举例来说，可由工程师使用仿真工具执行方法300以执行对存储器装置的群体的统计分析，以便改进读出放大器的感测裕度。在另一实例中，可由执行存储于计算机可读有形媒体中的指令的处理器执行方法300，其中所述指令包括可由处理器执行以引导电流通过包括第一电阻性存储器装置的第一路径并引导电流通过包括参考电阻性存储器装置的第二路径的指令。第一路径耦合到第一分离路径和第二分离路径且包括第一负载晶体管。第二分离路径包括第二负载晶体管。第二路径耦合到第三分离路径和第四分离路径。第三分离路径包括第三负载晶体管且第四分离路径包括第四负载晶体管。
[0040]因此，已描述配置读出放大器且从电阻性存储器装置读取数据的方法的特定实施例。所述方法有利地包括路由电流通过分离路径以增加读出放大器的感测裕度。此外，可调整感测电路内某些元件的特性以平衡逻辑O读取裕度对逻辑I读取裕度。
[0041]参看图4，说明感测裕度对晶体管大小的图表，其中针对感测电路100内的元件的各种装置大小展示第一感测裕度(△%)和第二感测裕度(AV1)的感测裕度结果的特定实例。图4中，如使用转角模拟所确定，感测电路100具有不平衡的读取裕度。举例来说，在第一箝位晶体管124和第一负载晶体管150的晶体管宽度为I微米下，M0= 0.041V且AV1= 0.016V。在第一箝位晶体管124和第一负载晶体管150的晶体管宽度为2微米下，AV0= 0.14V且AV 0.043V。在第一箝位晶体管124和第一负载晶体管150的晶体管宽度为 3 微米下，AVtl= 0.22V 且 AV1= 0.094V。
[0042]参看图5，说明感测裕度对晶体管大小的图表，其中说明由对电路的负载晶体管中的一者或一者以上的特性的调整引起的所得平衡感测裕度的特定实施例。举例来说，在第三箝位晶体管130和第三负载晶体管156的晶体管宽度为I微米下，图4中展示的不平衡的AVtl= 0.041V, AV1= 0.016V与平衡感测裕度=0.030V形成对照。在第三箝位晶体管130和第三负载晶体管156的晶体管宽度为2微米下，图4中展示的不平衡的AVtl=0.14V、AV1= 0.043V与平衡感测裕度=0.106V形成对照。在第三箝位晶体管130和第三负载晶体管156的晶体管宽度为3微米下，图4中展示的不平衡的AVtl=0.22V、AV1= 0.094V与平衡感测裕度=0.179V形成对照。因此，在图5中，平衡感测裕度高于不平衡的第一感测裕度和第二感测裕度(Δν#Ρ AV1)中的最低者，进而提供感测电路100的较高程度的读取电路效用。举例来说，在第三箝位晶体管130和第三负载晶体管156的晶体管宽度为2微米下，尽管第一感测裕度八\为0.14，但第二感测裕度AV1仅为0.043。在某些设计或应用中，小于.05的感测裕度可能低于容限阈值。相比而言，2微米处的为0.106的平衡感测裕度(可通过将第三负载晶体管156的宽度减小到1.87微米来实现)将高于设计容限阈值，且因此平衡感测裕度电路将符合所述容限规范。平衡感测裕度指示在检测存储于基于电阻的存储器元件中的逻辑值中基于电阻的存储器对噪声或对工艺变化的容限。通过改进读出放大器裕度，可改进存储器装置良率。
[0043]参看图6，描绘如本文中所描述的包括基于电阻的存储器电路(其包括分离路径读出放大器)的电子装置(例如无线电话)的特定说明性实施例的方框图且将其大体上标示为600。装置600包括例如数字信号处理器(DSP) 610的处理器，处理器耦合到存储器632且还耦合到包括分离路径读出放大器的基于电阻的存储器电路664。在一说明性实例中，包括分离路径读出放大器的基于电阻的存储器电路664包括图1中描绘的感测电路100、图2中描绘的设备200或其任何组合。在一特定实施例中，包括分离路径读出放大器的基于电阻的存储器电路664包括自旋转移力矩磁阻式随机存取存储器(STT-MRAM)存储器装置。
[0044]图6还展示耦合到数字信号处理器610和显示器628的显示器控制器626。编码器/解码器(CODEC) 634也可耦合到数字信号处理器610。扬声器636和麦克风638可耦合到 CODEC 634。
[0045]图6还指示无线控制器640可耦合到数字信号处理器610和无线天线642。在一特定实施例中，DSP 610、显示器控制器626、存储器632、CODEC 634、无线控制器640和包括分离路径读出放大器的基于电阻的存储器电路664包括于系统级封装或芯片上系统622中。在一特定实施例中，输入装置630和电力供应器644耦合到芯片上系统622。此外，在一特定实施例中，如图6中说明，显示器628、输入装置630、扬声器636、麦克风638、无线天线642和电力供应器644位于芯片上系统622外部。然而，其各自可耦合到芯片上系统622的组件(例如接口或控制器)。
[0046]前文揭示的装置和功能性可经设计且配置到存储于计算机可读媒体上的计算机文件(例如RTL、⑶SI1、GERBER等)中。可将一些或所有所述文件提供到基于所述文件来制造装置的制造处置器。所得产品包括半导体晶片，半导体晶片接着可被切割成半导体裸片且封装到半导体芯片中。接着在如上所述的装置中使用所述芯片。图7描绘电子装置工艺700的特定说明性实施例。
[0047]在工艺700中(例如在研宄计算机706处)接收物理装置信息702。物理装置信息702可包括表示包括分离路径读出放大器的基于电阻的存储器电路(例如图1的感测电路100、图2的设备200或其任何组合)的至少一个物理性质的设计信息。举例来说，物理装置信息702可包括经由耦合到研宄计算机706的用户接口 704输入的物理参数、材料特性和结构信息。研宄计算机706包括耦合到计算机可读媒体(例如存储器710)的处理器708 (例如一个或一个以上处理核心)。存储器710可存储计算机可读指令，所述指令可执行以致使处理器708变换物理装置信息702以符合文件格式且产生库文件712。
[0048]在一特定实施例中，库文件712包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件712可包括半导体装置(其包括图1的感测电路100、图2的设备200或其任何组合)的库，所述库被提供以与电子设计自动化(EDA)工具720 —起使用。
[0049]可在包括耦合到存储器718的处理器716 (例如一个或一个以上处理核心)的设计计算机714中将库文件712与EDA工具720结合使用。EDA工具720可作为处理器可执行指令存储于存储器718中以使得设计计算机714的用户能够设计库文件712的包括基于电阻的存储器电路(其包括分离路径读出放大器)(例如图1的感测电路100、图2的设备200或其任何组合)的电路。举例来说，设计计算机714的用户可经由耦合到设计计算机714的用户接口 724输入电路设计信息722。电路设计信息722可包括表示半导体装置(例如图1的感测电路100、图2的设备200或其任何组合)的至少一个物理性质的设计信息。为进行说明，电路设计性质可包