束。此时若第一列线CL 一路电流大，第二列线CLb —路电流小，则对应的第一信号输出节点netl被拉低(反之第二信号输出节点net2被拉低)，节点netl或net2中的低电压使第一与非门Ml的第五PMOS管打开并输出信号“I” ;第二与非门M2的两个输入端都为高电平，使得和第一控制信号A为低电平相比，第二控制信号B和和第三控制信号Bb状态翻转，第一 NMOS管N2和第二 NMOS管N3关断，第五NMOS管N4打开，第五NMOS管打开后会迅速将第一信号输出节点netl拉到地电位VSS，第一信号输出节点netl为低电位后也会使第四PMOS管Pl打开使得第二信号输出节点net2则会通过被拉到电源电压VDD，最后通过输出单元输出信号Dout作为读出数据。
[0065]本发明实施例中第一与非门Ml中连接两个输入端的第五PMOS管采用阈值电压较低PMOS管即plowvt管，能够通过降低第五PMOS管的阈值电压来提高锁定速度从而缩小第一控制信号A置高后到锁定之间的时间间隔t2，同时不会对锁存单元的性能造成影响，最后能提高读取速度。
[0066]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种基于差分存储单元的灵敏放大器，其特征在于，包括第一路径，第二路径，锁存单元，输出单元，自适应控制信号产生单元； 所述第一路径包括第一预充电单元、第一选择开关，所述第二路径包括第二预充电单元、第二选择开关； 所述第一预充电单元和所述第二预充电单元的控制端都连接第一控制信号，所述第一预充电单元用于在所述第一控制信号的控制下对第一信号输出节点充电，所述第二预充电单元用于在所述第一控制信号的控制下对第二信号输出节点充电； 所述第一选择开关和所述第二选择开关的控制端都连接第二控制信号，所述第一选择开关在所述第二控制信号的作用下将所述第一信号输出节点连接到第一列线，所述第二选择开关在所述第二控制信号的控制下将所述第二信号输出节点连接到第二列线；所述第一列线和所述第二列线连接到存储器的存储单元并互为反相； 所述锁存单元的数据输入端连接到所述第一信号输出节点和所述第二信号输出节点，所述锁存单元的控制端连接第三控制信号，在所述第三控制信号的控制下所述锁存单元对所述第一信号输出节点和所述第二信号输出节点的信号进行锁存； 所述第一信号输出节点和所述第二信号输出节点的数据通过所述输出单元输出； 所述自适应控制信号产生单元的输入端连接所述第一信号输出节点、所述第二信号输出节点和所述第一控制信号，所述自适应控制信号产生单元的输出端输出所述第二控制信号和所述第三控制信号； 当所述第一控制信号切换为使所述第一信号输出节点和所述第二信号输出节点都充电时，通过所述第一控制信号使所述第二控制信号和所述第三控制信号切换，切换后的所述第二控制信号使所述第一选择开关和所述第二选择开关都导通，切换后的所述第三控制信号使所述锁存单元的不进行信号锁存； 当所述第一控制信号切换关断所述第一信号输出节点和所述第二信号输出节点的充电时，通过所述第一信号输出节点的电压、所述第二信号输出节点的电压和所述第一控制信号使所述第二控制信号和所述第三控制信号切换，切换后的所述第二控制信号使所述第一选择开关和所述第二选择开关都断开，切换后的所述第三控制信号使所述锁存单元的进行信号锁存。2.如权利要求1所述的基于差分存储单元的灵敏放大器，其特征在于:所述第一预充电单元包括第一 PMOS管，所述第一 PMOS管的源极接电源电压、栅极接所述第一控制信号、漏极接所述第一信号输出节点。3.如权利要求1所述的基于差分存储单元的灵敏放大器，其特征在于:所述第二预充电单元包括第二 PMOS管，所述第二 PMOS管的源极接电源电压、栅极接所述第一控制信号、漏极接所述第二信号输出节点。4.如权利要求1所述的基于差分存储单元的灵敏放大器，其特征在于:所述第一选择开关包括第一 NMOS管，所述第一 NMOS管的源极接所述第一列线、漏极接所述第一信号输出节点。5.如权利要求1所述的基于差分存储单元的灵敏放大器，其特征在于:所述第二选择开关包括第二 NMOS管，所述第二 NMOS管的源极接所述第二列线、漏极接所述第二信号输出节点。6.如权利要求1所述的基于差分存储单元的灵敏放大器，其特征在于:所述自适应控制信号产生单元包括第一与非门、第二与非门、第一反相器和第二反相器； 所述第一与非门的第一输入端连接所述第一信号输出节点、第二输入端连接所述第二信号输出节点； 所述第二与非门的第一输入端连接所述第一控制信号，所述第二与非门的第二输入端连接所述第一与非门的输出端； 所述第一反相器的输入端连接所述第二与非门的输出端，所述第一反相器的输出端输出所述第三控制信号； 所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器的输出端输出所述第二控制信号。7.如权利要求6所述的基于差分存储单元的灵敏放大器，其特征在于:所述第一与非门中连接两个输入端对应于两个第五PMOS管栅极，所述第一信号输出节点或所述第二信号输出节点中的电压和电源电压的差大于所述第五PMOS管的阈值电压时使所述第一与非门的输出信号为“ I ”，通过降低所述第五PMOS管的阈值电压提高所述第一与非门的切换速度从而提高所述锁存单元的锁定速度。8.如权利要求1所述的基于差分存储单元的灵敏放大器，其特征在于:所述锁存单元包括第三NMOS管、第四NMOS管、第五NMOS管、第三PMOS管和第四PMOS管； 所述第三NMOS管的源极、所述第四NMOS管的源极和所述第五NMOS管的漏极连接在一起，所述第五NMOS管的源极接地；所述第三PMOS管的源极和所述第四PMOS管的源极都接电源电压； 所述第三NMOS管的漏极、所述第四NMOS管的栅极、所述第三PMOS管的漏极和所述第四PMOS管的栅极都接所述第一信号输出节点； 所述第三NMOS管的栅极、所述第四NMOS管的漏极、所述第三PMOS管的栅极和所述第四PMOS管的漏极都接所述第二信号输出节点； 所述第五NMOS管的栅极连接所述第三控制信号。9.如权利要求1所述的基于差分存储单元的灵敏放大器，其特征在于:所述输出单元包括第三反相器和第四反相器，所述第三反相器的输入端连接所述第一信号输出节点，所述第四反相器的输入端连接所述第二信号输出节点，所述第三反相器的输出端和所述第四反相器的输出端输出一对反相的输出信号。
【专利摘要】本发明公开了一种基于差分存储单元的灵敏放大器，包括第一、第二路径，锁存单元，输出单元，自适应控制信号产生单元；第一和二路径分别包括预充电单元和选择开关；预充电单元在第一控制信号的控制下对对应的信号输出节点充电；选择开关在第二控制信号的作用下将信号输出节点连接到对应的列线；锁存单元在第三控制信号的控制下对信号输出节点的信号进行锁存；自适应控制信号产生单元的输入端连接两个信号输出节点、输出端输出第二和三控制信号。充电完成后，锁存单元的控制信号的切换自适应灵敏放大器两个信号输出节点的电压变化，使得数据读取时从信号输出节点充电完毕后到完成锁存之间的时间间隔最小化，从而能够最大限度的提高读取速度。
【IPC分类】G11C7/06
【公开号】CN105070309
【申请号】CN201510426790
【发明人】赵艳丽, 冯国友
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年11月18日
【申请日】2015年7月20日