专利名称：双位元非挥发性存储单元的结构及其读写方法
技术领域：
本发明涉及一种半导体器件(Semiconductor Device)的结构及其操作方法，且特别是有关一种双位元非挥发性存储单元(Double-Bit Non-VolatileMemory(NVM)Unit)的结构及其读写方法。
非挥发性存储器(NVM)是一种存取速度快、体积小、省电且不怕振动的永久储存媒体，故其应用甚为广泛。非挥发性存储器中最主要的一类即是快闪存储器(Flash Memory)，其特色为擦除数据时是一块一块(Block by Block)地擦除，而可以节省擦除操作所需的时间。
传统非挥发性存储单元(Memory Cell)的结构请参照
图1。如图1所示，基底100上具有堆叠栅结构110，其两侧的基底100中并有源/漏极区120。此堆叠栅结构110包括由下而上堆叠的隧道氧化层(Tunnel Oxide)112、浮置栅极(Floating Gate)114、栅间介电层116与控制栅极(Control Gate)118。这种存储单元在编程时是将电子注入浮置栅极114中，而擦除时是在控制栅极118上加高负偏压，以将电子由浮置栅极114中排除。
然而，为确使电子完全由浮置栅极114中擦除，上述现有非挥发性存储单元却很容易产生过度擦除(Over-erase)的问题，也即由浮置栅极114中排除的电子数量过多，以致浮置栅极114带有正电荷的问题。当正电荷数量过多时浮置栅极114下方的通道区即会产生反转，并使通道持续打开，进而造成数据读取时的误判。
为此，现有技术的解决方法是形成图2所示的分离栅结构(Split-GateStructure)。如图2所示，基底200上具有分离栅结构210，其两侧的基底200中并有源/漏极区220。此分离栅结构210包括由下而上堆叠的隧道氧化层212、浮置栅极214、栅间介电层216、控制栅极218，以及由控制栅极218延伸至浮置栅极214之侧的转移栅极(Transfer Gate)218a，其中转移栅极218a与浮置栅极214及基底200之间也以栅间介电层216相隔。在这种设计中，因为转移栅极218a下方的通道必须在控制栅极218/转移栅极218a上加电压时才会打开，故即使浮置栅极214下方通道因过度擦除而持续打开，此存储单元的二源/漏极区220仍能保持不导通的状态，而得以防止读取数据时的误判。
不过，虽然分离栅结构210能防止因过度擦除所产生的误判问题，但因其转移栅极218a需占用额外的面积，故不利于元件的缩小化。此外，如图2所示，由于在分离栅结构210中控制栅极218与转移栅极218a二者合并的宽度与浮置栅极214不同，所以浮置栅极214与控制栅极218/转移栅极218a必须分别以两次光刻腐蚀工艺来定义。因此，浮置栅极214与控制栅极218/转移栅极218a之间会有对准(Alignment)上的问题，使得转移栅极218a的宽度，以及控制栅极218/转移栅极218a与浮置栅极214的重叠面积都容易产生误差，使得各存储单元的电性不一致，并增加操作存储器的困难度。
本发明的目的是提出一种双位元非挥发性存储单元的结构，其可用来防止因过度擦除所产生的问题。
本发明的又一目的是提出一种双位元非挥发性存储单元的编程方法和读取方法，以避免写入或读取的错误。
为实现上述目的，本发明提供一种双位元非挥发性存储单元的结构，此结构包括一基底、二堆叠栅结构、一掺杂区，以及二源/漏极区。其中，每一个堆叠栅结构都包括由下而上堆叠的一隧道层、一浮置栅极、一栅间介电层与一控制栅极；掺杂区位于二堆叠栅结构之间的基底中；源/漏极区位于二堆叠栅结构外侧的基底中，且此二源/漏极区的掺杂型态与前述的参杂区相同。
本发明并提出一种双位元非挥发性存储单元的编程方法，其应用于上述本发明的双位元非挥发性存储单元上。在此方法中，当欲写入第一堆叠栅结构的第一浮置栅极时，是同时在第一与第二堆叠栅结构的第一与第二控制栅极上施加偏压，以打开第一与第二浮置栅极下方的通道；并在二源/漏极区上施加不同的偏压，使得电子由第二浮置栅极下方的通道流向第一浮置栅极下方的通道，并在此得到足够能量以产生热电子而进入第一浮置栅极中。
本发明再提出一种双位元非挥发性存储单元的编程方法，其应用于上述本发明的双位元非挥发性存储单元上。在此方法中，当欲写入第一堆叠栅结构中的第一浮置栅极时，是在第一堆叠栅结构的第一控制栅极上施加一较高偏压，且在第一堆叠栅结构一侧的源/漏极区上施加一较低偏压，以使电子由此源/漏极区进入第一浮置栅极中。
本发明并提出一种双位元非挥发性存储单元的读取方法，其应用于上述本发明的双位元非挥发性存储单元上，此存储单元中任一堆叠栅结构在擦除状态时其下方通道的启始电压(通道开启时此堆叠栅结构的控制栅极上所需施加的偏压)为第一启始电压，而在写入状态时则为高于第一启始电压的第二启始电压。在此读取方法中，如欲读取第一堆叠栅结构的第一浮置栅极所储存的数据，则在第一堆叠栅结构的第一控制栅极上施加一读取偏压，此读取偏压高于第一启始电压且低于第二启始电压；同时在第二堆叠栅结构的第二控制栅极上施加一转移偏压，此转移偏压高于第二启始电压，而必然打开第二浮置栅极下方的通道。接着以二源/漏极区之间导通与否来判读第一浮置栅极是否为写入状态当二源/漏极区间导通时即表示第一浮置栅极未写入，反之即表示已写入。
如上所述，由于本发明的非挥发性存储器中是以两个堆叠栅结构为单位共用一对源/漏极区，所以只有在第一与第二浮置栅极下方的通道同时打开时，二源/漏极区之间才能导通。由于两个浮置栅极同时发生过度擦除的几率极低，所以二源/漏极区间持续导通的几率也很低，而得以大幅降低数据误判的机会。此时请参照前述分离栅结构的说明与图2，由于本发明的存储单元中的一个堆叠栅结构可以防止另一个堆叠栅结构被过度擦除时所产生的误判问题，故此堆叠栅结构也可称为一转移栅极，其功能如同图2中的转移栅极218a。
另外，由于本发明的双位元存储单元中可以储存两个位元，并是以一个堆叠栅结构作为另一个堆叠栅结构的转移栅极，而非如现有的单位元分离栅设计者般在控制栅极之侧加上转移栅极，故可减少储存每一个位元(Bit)所需的面积。再者，本发明是以一个堆叠栅结构作为另一个堆叠栅结构的转移栅极，而非如现有分离栅结构般须先定义浮置栅极，再同时定义控制栅极与转移栅极，因此本发明的浮置栅极与控制栅极可以自行对准的方式形成，而不会产生元件电性不一致的问题。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明。附图中图1所绘示为现有堆叠栅设计的非挥发性存储单元；图2所绘示为现有分离栅设计的非挥发性存储单元；图3所绘示为本发明优选实施例的双位元非挥发性存储单元的结构；图4所绘示为本发明优选实施例的双位元非挥发性存储单元的第一种编程方法；图5所绘示为本发明优选实施例的双位元非挥发性存储单元的第二种编程方法；以及图6所绘示为本发明优选实施例的双位元非挥发性存储单元的读取方法。
附图标号说明100、200、300基底110、310a、310b堆叠栅结构(Stacked Gate Structure)112、212、312a、312b隧道氧化层(Tunnel Oxide)114、214、314a、314b浮置栅极(Floating Gate)116、216、316a、316b栅间介电层118、218、318a、318b控制栅极(Control Gate)120、220、320a、320b源/漏极区(S/D Region)210分离栅结构(Split-Gate Structure)218a转移栅极(Transfer Gate)333掺杂区a、b宽度标号优选实施例说明以下将依次说明本发明优选实施例的双位元非挥发性存储单元的结构、两种编程方法，以及其读取方法，而此种双位元非挥发性存储单元例如可应用在一快闪存储器(Flash Memory)中。双位元非挥发性存储单元的结构请参照图3，其所绘示为本发明优选实施例的双位元非挥发性存储单元的结构。如图3所示，此存储单元包括基底300、两个堆叠栅结构310a与310b、源/漏极区320a与320b，以及掺杂区333。其中，堆叠栅结构310a/b包括由下而上堆叠的隧道氧化层312a/b、浮置栅极314a/b、栅间介电层316a/b与控制栅极318a/b；掺杂区333位在堆叠栅结构310a与310b之间的基底300中；源/漏极区320a/b位在堆叠栅结构310a/b外侧的基底300中，且源/漏极区320a/b的掺杂型态与掺杂区333相同，例如都为n型。另外，浮置栅极314a/b与控制栅极318a/b的材质都例如为多晶硅，且栅间介电层316a/b例如为一氧化硅/氮化硅/氧化硅(ONO)复合层。
此外，上述结构中掺杂区333仅是用来连接隧道氧化层312a与312b下方的二通道，故掺杂区333的宽度a可以小于源/漏极区320a/b的宽度b，以节省此双位元非挥发性存储单元的面积。当然，掺杂区333的宽度也可以等于源/漏极区320a/b的宽度，端视其需求而定。编程方法接着要说明的是当源/漏极区320a/b与掺杂区333的掺杂型态为n型时，用来编程上述本发明优选实施例的双位元非挥发性存储单元的两种方法，其分别以图4与图5作解释。
请参照图4所示的编程方法，其为一种通道热电子(Channel Hot Electron，CHE)注入法。此方法是分别在控制栅极318a与318b上施加大于0的偏压V1与V2，以同时打开浮置栅极314a与314b下方基底300中的通道。如此时欲写入者为浮置栅极314b，则在控制栅极318a一侧的源/漏极区320a上施加偏压V3，其例如是接地电压(Ground Voltage)；并在控制栅极318b一侧的源/漏极区320b上施加大于V3的偏压V4，以使电子由源/漏极区320a流至源/漏极区320b，如图4中箭号所示。此处V4与V3的差异足够大，使得电子能在行进至浮置栅极314b下方时得到足够能量以产生热电子，并注入浮置栅极314b中；但也不能过大，以免热电子在浮置栅极314a下方产生。
依此类推，如欲写入浮置栅极314a，只要在浮置栅极314a与314b下方通道同时打开的情形下，将两个源/漏极区320a与320b的极性倒转，即可使热电子仅在浮置栅极314a下方通道产生，并注入浮置栅极314a中。另外，由上述的写入方式可知，只要浮置栅极314b上的偏压足以打开浮置栅极314b下方的通道，则不论浮置栅极314b是否已经写入，其对于浮置栅极314a的写入动作都无影响。也就是说，浮置栅极314a的写入动作可在写入浮置栅极314b之后进行。
接着请参照图5所示的第二种编程方法，其是以浮置栅极314b的写入过程为例。如图5所示，此方法是在控制栅极318b上施加大于0的偏压V5，并在控制栅极318b一侧的源/漏极区320b上施加低于V5的偏压V6，其例如为接地电压。此处V5与V6的差异足够大，使得电子能藉FN隧道效应(Fowler-Norheim Tunneling Effect)由源/漏极区320b流到浮置栅极314b中。
依此类推，如欲写入者为浮置栅极314a，只要令控制栅极318a的偏压高于其同侧的源/漏极区320a的偏压，且使二者偏压的差异足够大即可。另外，由上述的写入方式可知，由于浮置栅极314a的写入动作与浮置栅极314b及控制栅极318b无关，故不论浮置栅极314b是否已经写入，对浮置栅极314a的写入动作都无影响。也就是说，浮置栅极314a的写入动作可在写入浮置栅极314b之后进行。读取方法接着要说明的是当源/漏极区320a/b与掺杂区333的掺杂型态为n型时，读取上述本发明优选实施例的双位元非挥发性存储单元的方法。如熟习此技艺者所知，由于负电荷存在之故，浮置栅极314a(314b)在写入状态时其下方通道的启始电压(即通道打开时控制栅极318a(318b)上所需施加的偏压)大于擦除状态时的启始电压，此处将写入状态下的启始电压简写为VTwirte，并将擦除状态下的启始电压简写为VTerase，而VTwirte＞VTerase。
请参照图6，其所绘示为本发明优选实施例的双位元非挥发性存储单元的读取方法，此处是以浮置栅极314a中数据的读取过程为例。如图6所示，此过程是在控制栅极318b上施加大于VTwirte的正偏压V8，以确定打开浮置栅极314b下方的基底300中的通道；同时于控制栅极318a上施加正偏压V7，其与VTwirte及VTerase的大小关系为VTwirte＞V7＞VTerase。接着，在源/漏极区320a与320b上施加不同的偏压V9与V10，再以两个源/漏极区320a与320b之间导通与否来判读浮置栅极314a中是否存有数据。此时发生的现象与数据判读的方法请见下段。
如图6所示，由于此时控制栅极318b的电压V8＞VTwirte＞VTerase，故不论浮置栅极314b中是否有写入数据，其下方基底300中的通道都会打开；另一方面，由于控制栅极318a的电压V7的大小关系为VTwirte＞V7＞VTerase，所以当浮置栅极314a在擦除状态时其下方通道会打开，而在写入状态时则否。由于掺杂区333的掺杂型态与源/漏极区320a/b相同，因此当两个源/漏极区320a与320b之间能够导通时，即表示浮置栅极314a是处于擦除状态；而当两个源/漏极区320a与320b之间不能导通时，则表示浮置栅极314a是处于写入状态。
依此类推，如欲读取浮置栅极314b中所储存的数据，则需令控制栅极318a的偏压V7＞VTwirte，且令控制栅极318b的偏压V8大于VTerase且小于VTwirte，再藉两个源/漏极区320a与320b导通与否来判断浮置栅极314b是否被写入。
如上所述，在本发明优选实施例的双位元非挥发性存储单元中，是以两个堆叠栅结构310a与310b共用一对源/漏极区320a与320b，所以浮置栅极314a与314b下方的通道必须同时打开，两个源/漏极区320a与320b之间才能导通。由于两个浮置栅极314a与314b同时发生过度擦除的几率极低，使得两个源/漏极区320a与320b之间持续导通的几率也极低，所以与现有单一堆叠栅结构110(图1)设计者相较之下，其数据误判的机会得以大幅降低。此时请参照前述分离栅结构的说明与图2，由于本发明的存储单元中的堆叠栅结构310a(310b)可以防止堆叠栅结构310b(310a)被过度擦除时所产生的误判问题，故此堆叠栅结构310a(310b)可称为一转移栅极，其功能如同图2中的转移栅极218a。
另外，由于本发明的双位元存储单元可以储存两个位元，并是以堆叠栅结构310a(310b)作为堆叠栅结构310b(310a)的转移栅极，而非如现有单位元分离栅设计者般在控制栅极218之侧加上转移栅极218a(图2)，所以与分离栅结构210设计者相较之下，使用本发明时储存每一个位元所需的面积可以大幅降低。
再者，如图3所示，本发明是以同一存储单元内的一堆叠栅结构310a(或b)作为另一浮置栅极310b(或a)的转移栅极，其中堆叠栅结构310a/b的形成仅需一次光刻工艺，而非如现有分离栅结构工艺般须分别以两次光刻工艺来定义浮置栅极214与控制栅极218/转移栅极218a(图2)。因此，本发明是一种自行对准工艺，而不会产生元件电性不一致的问题。
除此之外，请参照图3，由于本发明的双位元非挥发性存储单元中掺杂区333仅作为电流的通路，故其只要具有和源/漏极区320a/b相同的掺杂型态即可，其宽度a则可以小于源/漏极区320a/b的宽度b。因此，本发明的双位元非挥发性存储单元储存每一个位元所需的面积不但可以小于图2所示的单位元分离栅设计者，更可小于与图1所示的现有单位元堆叠栅设计者。
虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种的更动与润饰，因此本发明的保护范围应当由后附的权利要求所界定。
权利要求
1.一种双位元非挥发性存储单元的结构，包括一基底；位于该基底上的二堆叠栅结构，其中每一堆叠栅结构都包括由下而上堆叠的一隧道层、一浮置栅极、一栅间介电层与一控制栅极；一掺杂区，该掺杂区位于该二堆叠栅结构之间的该基底中；以及二源/漏极区，该二源/漏极区分别位于该二堆叠加结构外侧的该基底中，且该二源/漏极区的掺杂型态与该掺杂区相同。
2.如权利要求1所述的结构，该双位元非挥发性存储单元应用于一快闪存储器中。
3.如权利要求1所述的结构，其中该隧道层为一隧道氧化层。
4.如权利要求1所述的结构，其中该浮置栅极的材质包括多晶硅。
5.如权利要求1所述的结构，其中该栅间介电层包括一氧化硅/氮化硅/氧化硅复合层。
6.如权利要求1所述的结构，其中该控制栅极的材质包括多晶硅。
7.如权利要求1所述的结构，其中该掺杂区的宽度小于源/漏极区之一的宽度。
8.如权利要求1所述的结构，其中该掺杂区的宽度与源/漏极区之一的宽度相同。
9.如权利要求1所述的结构，其中该掺杂区与该二源/漏极区的掺杂型态包括n型。
10.一种双位元非挥发性存储单元的编程方法，其中该双位元非挥发性存储单元的结构包括一基底；位于该基底上的一第一堆叠栅结构与一第二堆叠栅结构，其中该第一堆叠栅结构包括一第一浮置栅极与一第一控制栅极，且该第二堆叠栅结构包括一第二浮置栅极与一第二控制栅极；一掺杂区，其位于该第一堆叠栅结构与该第二堆叠栅结构之间的该基底中；以及二源/漏极区，其分别位于该二堆叠栅结构外侧的该基底中，且该二源/漏极区与该掺杂区的掺杂型态都为n型；而当欲写入该第一浮置栅极时，该编程方法包括下列步骤在该第一控制栅极上施加一第一电压，并在与该第二控制栅极上施加一第二电压，以打开该第一浮置栅极与该第二浮置栅极下方的通道；以及在该二源/漏极区上施加不同偏压，使得电子由该第二浮置栅极下方的通道流向该第一浮置栅极下方的通道，并在该第一浮置栅极下方的通道中得到足够的能量以产生热电子，而进入第一浮置栅极之中。
11.如权利要求10所述的编程方法，其中在写入该第一浮置栅极之后，还包括下列步骤在该第一控制栅极上施加一第三电压，并在与该第二控制栅极上施加一第四电压，以打开该第一浮置栅极与该第二浮置栅极下方的通道；以及在该二源/漏极区上施加不同偏压，使得电子由该第一浮置栅极下方的通道流向该第二浮置栅极下方的通道，并在该第二浮置栅极下方的通道中得到足够的能量以产生热电子，而进入第二浮置栅极之中。
12.如权利要求10所述的编程方法，其中在该第二堆叠栅结构一侧的该源/漏极区上所施加的偏压为一接地电压。
13.一种双位元非挥发性存储单元的编程方法，其中该双位元非挥发性存储单元的结构包括一基底；位于该基底上的一第一堆叠栅结构与一第二堆叠栅结构，其中该第一堆叠栅结构包括一第一浮置栅极与一第一控制栅极，且该第二堆叠栅结构包括一第二浮置栅极与一第二控制栅极；一掺杂区，其位于该二堆叠栅结构之间的该基底中；以及二源/漏极区，其位于该二堆叠栅结构外侧的该基底中，且该二源/漏极区与该掺杂区的掺杂型态都为n型；而在该编程方法中，当欲写入该第一浮置栅极时，在该第一控制栅极上施加一较高偏压，并在该第一堆叠栅结构一侧的该源/漏极区上施加一较低偏压，使得电子由该第一堆叠栅结构一侧的该源/漏极区隧道进入该第一浮置栅极中。
14.如权利要求13所述的编程方法，其中在写入该第一浮置栅极之后，还包括下列步骤在该第二控制栅极上施加一较高偏压；在该第二堆叠栅结构一侧的该源/漏极区上施加一较低偏压，使得电子由该第二堆叠栅结构一侧的该源/漏极区隧道进入该第二浮置栅极中。
15.如权利要求13所述的编程方法，其中在该第一堆叠栅结构一侧的该源/漏极区上所施加的偏压为一接地电压。
16.一种双位元非挥发性存储单元的读取方法，其中该双位元非挥发性存储单元的结构包括一基底；位于该基底上的一第一堆叠栅结构与一第二堆叠栅结构，其中该第一堆叠栅结构包括一第一浮置栅极与一第一控制栅极，且该第二堆叠栅结构包括一第二浮置栅极与一第二控制栅极，其中该第一/第二浮置栅极在擦除状态时，该第一/第二浮置栅极下方通道的启始电压为一第一启始电压，而在写入状态时，该第一/第二浮置栅极下方通道的启始电压为大于该第一启始电压的一第二启始电压；一掺杂区，其位于该二堆叠栅结构之间的该基底中；以及二源/漏极区，其位于该二堆叠栅结构外侧的该基底中，且该二源/漏极区与该掺杂区的掺杂型态都为n型；而当欲读取该第一浮置栅极中所储存的数据时，该读取方法包括下列步骤在该第一控制栅极上施加一读取偏压，该读取偏压大于该第一启始电压，且小于该第二启始电压；在该第二控制栅极上施加一转移偏压，该转移偏压大于该第二启始电压，而必然将该第二浮置栅极下方的通道打开；以及以该二源/漏极区之间导通与否来判读该第一浮置栅极是否为写入状态，其中当该二源/漏极区导通时，即表示该第一浮置栅极未写入，反之即表示已写入。
全文摘要
一种双位元非挥发性存储单元结构及其读写方法,此存储单元包括二堆叠栅结构、二堆叠栅结构间的一掺杂区,及位于二堆叠栅结构外侧的二源/漏极区,源/漏极区的掺杂型态与掺杂区相同。写入时,同时将二堆叠栅结构下方的通道打开,以通道电流的方向选择欲写入的浮置栅极。读数据时,在第一浮置栅极上方的第一、第二控制栅极上施加读取偏压、转移偏压,以二源/漏极区导通与否来决定数据是否写入,其中读取偏压大于擦除状态的通道启始电压,小于写入状态的启始电压,转移偏压大于写入状态的启始电压。
文档编号H01L27/115GK1371131SQ0110474
公开日2002年9月25日 申请日期2001年2月23日 优先权日2001年2月23日
发明者陈锦扬 申请人:联华电子股份有限公司