专利名称：嵌入式集成电路组件的制作方法
技术领域：
本发明涉及一种电子零件，特别是一种嵌入式集成电路组件。
图11示出了传统电子零件的前视图，在电路板1的两面缘皆分别设置有一集成电路2，该两集成电路2的接脚3分别接合于电路板1的两面缘，该传统电路板的厚度约为1.2倍的集成电路，此传统电子零件的厚度约为一集成电路厚度K加一电路板厚度1.2K加一集成电路厚度K＝3.2K(K为集成电路的厚度)，其是无法有效减低电子零件的厚度，而需占据较大的空间，相对使得电子产品的体积加大，从而限制了产品的小型化，此为一传统电子零件的缺点。
图12示出了另一传统电子零件的前视图，其包括有一电路板4，数集成电路5，该集成电路5的底端系受复数个锡球6焊固在电路板4上，其中整体总高高为集成电路5+锡球6+电路板4，因此，该习用的结构系无法使其体积、高度有效的减小，如此一来便无法应用在轻薄短小的电子产品，此一传统电子零件的种种缺失，实有加以研发改良的必要。
发明内容
本发明目的是提供一种嵌入式集成电路组件，通过在电路板上的预定位置凹设有一个或一个以上可供集成电路容置的空间，以达到最少厚度的设置。
本发明的上述目的是这样实现的，一种嵌入式集成电路组件包括一电路板，该电路板上凹设有一个或一个以上的容置空间；至少一集成电路，该至少一集成电路接合设置于电路板并可容置于上述的容置空间。
本发明的上述目的还可以这样实现，一种嵌入式集成电路组件，包括一电路板，该电路板上系凹设有一个或一个以上的容置空间；一第二电路板，该第二电路板的下表面系接合设置于上述电路板；至少一集成电路，该至少一集成电路系接合设置于第二电路板的下表面并容置于电路板的容置空间，而可减少其高度。
通过下面的结合附图对本发明的一较佳实施例的详细说明，将会使本发明的上述目的、特点以及效果变得更加清楚。
图4为本发明的立体分解图；图5为图1的前视图；图6为本发明第二实施例的前视图；图7为本发明第三实施例的前视图；图8为本发明第四实施例的前视图；图9为本发明第五实施例的前视图；图10为本发明第七实施例的前视图；图11为传统电子零件的前视图；图12为另一传统电子零件的前视图。
附图标号说明1电路板；2集成电路；3接脚；10电路板；11第一面；12第二面；13容置空间；20集成电路；21接脚；22接脚；10′电路板；11′第一面；12′第二面；13′容置空间；30集成电路；31接脚；40集成电路；41接脚；50集成电路；60第二电路板；61下表面；70锡球；71导电接合材料。
本发明主要是提供一种嵌入式集成电路组件，请参阅图3和图4，其包括有一电路板10，该电路板10具有第一面11及第二面12，且该电路板10上凹设一个或一个以上的容置空间13，于本较佳实施例中该容置空间13是为完全穿透于电路板10的第一面11与第二面12，其亦可形成为一端非穿透的型态，并可依不同的使用需求而于电路板10上印刷(制)电路；一集成电路20，该集成电路20的端缘具有数支接脚21，可将集成电路20置于电路板10的容置空间13，并将集成电路20的接脚21接合于电路板10上，该集成电路20设置的数量是可依需求而增减；参见图5，本实施例电路板10的厚度约为1.2倍的集成电路20，本实施例是于电路板10的每一容置空间13相对于第一面11及第二面12分别设置一集成电路20，其较上方的集成电路20较凸出于电路板10，其接脚21接合于电路板10的第一面11，而其较下方的集成电路20设置于容置空间13内，其接脚21接合于电路板10的第二面12，此实施例的整体厚度为一电路板厚度1.2K加一集成电路厚度1K加一集成电路的接脚0.15K＝2.35K＜3.2K，因本发明于电路板10上凹设有可供集成电路20设置的容置空间13，故可大幅减少其厚度，而更适用于狭小空间的装设。
参见图6，为本发明的第二实施例，而此实施例在许多方向均与上述实施例类似，故相同的构件采用与先前相同的组件符号，本实施例电路板10′的厚度约为2倍的集成电路20，本实施例是于电路板10′的每一容置空间13′相对于第一面11′及第二面12′分别设置一集成电路20，其较上方的集成电路20设置于电路板10′的容置空间13′内，其接脚21接合于电路板10′的第一面11′，而其较下方的集成电路20同样设置于电路板10′的容置空间13′内，其接脚21接合于电路板10′的第二面12′，而使两集成电路20皆设置于电路板10′的容置空间13′内，此实施例的整体厚度为一电路板厚度2K加二集成电路的接脚0.3K＝2.3K＜3.2K，而本第二实施例同样可达成上述第一实施例的功效。
请参阅图7所示，为本发明的第三实施例，而此实施例在许多方向均与上述实施例类似，故相同的构件采用与先前相同的组件符号，本实施例是将两集成电路20的接脚相互接合并延伸设置一接脚22，并将集成电路20设置于电路板10的第一面11，其较上方的集成电路20是凸露于电路板10，而其较下方的集成电路20是设置于电路板10的容置空间13内，其接脚22接合于电路板10的第一面11，此实施例的整体厚度为一电路板厚度1.2K加一集成电路厚度1K＝2.2K＜3.2K，而本第三实施例同样可达成上述第一实施例的功效。
请参阅图8所示，为本发明的第四实施例，而此实施例在许多方向均与上述实施例类似，故相同的构件采用与先前相同的组件符号，本实施例是将二电路板10相互层迭设置，本实施例是于上电路板10的第一面11设置一集成电路20，该集成电路20凸露于电路板10，并于上、下电路板10间设置另一集成电路20，该集成电路20设置于上电路板10的容置空间13内，且于下电路板10的第二面12设置又一集成电路20，该集成电路20是设置于下电路板10的容置空间13内，此实施例的整体厚度为二电路板厚度2.4K加一集成电路厚度1K加一集成电路的接脚0.15K＝3.55K，而本第四实施例同样可达成上述第一实施例的功效。
请参阅图9所示，为本创作之第五实施例，而此实施例在许多方向均与上述实施例类似，故相同之构件采用与先前相同之组件符号，本实施例系于电路板10之第一面11相对于容置空间13周缘之预定位置处凹设有一容槽131，可将集成电路20设置于电路板10之容置空间13内，而集成电路20之接脚21系接合于电路板10之容槽131内，该集成电路20及其接脚21系皆不会凸露于电路板10，此实施例之整体高度为一电路板高度1.2K，此实施例可将整体之高度减至最低，而本第五实施例同样可达成上述第一实施例之功效。
参见图1和图2，为本发明的第六实施例，本实施例是将一较小的集成电路30设置于电路板10的容置空间13内，而环设于该集成电路30的接脚31接合于电路板10的第一面11，可将另一较大的集成电路40设置于容置空间13外，该集成电路40的接脚41则设置于电路板10的第一面11，由于集成电路30设置于电路板10的容置空间13内，故可大幅节省厚度，而更适用于狭小空间的装设，而本第六实施例同样可达成上述第一实施例的功效。
请参阅图10所示，为本创作的第七实施例，其系将集成电路50利用球70而接合于第二电路板60的下表面61，再将该第二电路板60利用导电接合材料71而接合于电路板10的第一面11，且使该接合于第二电路板60下表面61的集成电路50容置于电路板10的容置空间13内，且可使得整体高度降低，同时该集成电路50系容置于电路板10的容置空间13内，而不会与电路板10接触，再者两集成电路50可随着容置空间13的深度增加，而增加电性轨迹面，使集成电路50达到更完善的芯片功用，而增加高度部份均是容置在电路板10的容置空间13内，而不影体其整体高度，故可大幅节省高度，而更适用于狭小空间的装设，而本第七实施例同样可达成上述第一实施例的功效。
依据上述说明可知，本发明的嵌入式集成电路组件确实较传统结构更具增进的功效，其优点如下(1).本发明嵌入式集成电路组件，其于电路板上的预定位置凹设有一个或一个以上的容置空间，该容置空间是可供集成电路容置于内，而可大幅减少其厚度，以更适用于狭小空间的装设，实为一极具进步性的设计。
(2).本发明的嵌入式集成电路组件，其藉由简易的结构，而使电路板与集成电路间的配合达到最少厚度的设置，在有限的产制技术下，可制成厚度更小的产品，实为一极具产业利用性的设计。
以上说明仅为本发明的较佳实施例，而不能限定本发明实施范围，数值的变更或等效组件的置换，或依本发明申请精神所作的均等变化与修饰，皆应仍属本发明涵盖的范畴。
权利要求
1.一种嵌入式集成电路组件，其特征在于包括一电路板，该电路板上凹设有一个或一个以上的容置空间；至少一集成电路，该至少一集成电路接合设置于电路板并可容置于上述的容置空间。
2.如权利要求1所述的嵌入式集成电路组件，其中该电路板具有第一面或第二面，并可依不同的使用需求而于电路板上印制电路。
3.如权利要求1所述的嵌入式集成电路组件，其中该容置空间是完全穿透于电路板的第一面与第二面，而为一镂空开放状。。
4.如权利要求1所述的嵌入式集成电路组件，其中该容置空间是一端非穿透的封透型态，使电路板的第一面无法连通于第二面。
5.如权利要求1所述的嵌入式集成电路组件，其中该集成电路设置的数量可依需求而增减层叠设置于电路板的第一面或第二面。
6.一种嵌入式集成电路组件，包括一电路板，该电路板上凹设有一个或一个以上的容置空间；一第二电路板，该第二电路板的下表面接合设置于上述电路板；至少一集成电路，该至少一集成电路接合设置于第二电路板的下表面并容置于电路板的容置空间。
7.如权利要求6所述的嵌入式集成电路组件，其中该电路板具有第一面或第二面，并可依不同的使用需求而于电路板上印制电路。
8.如权利要求6所述的嵌入式集成电路组件，其中该容置空间是完全穿透于电路板的第一面与第二面，而为一镂空开放状。。
9.如权利要求6所述的嵌入式集成电路组件，其中该第二电路板的下表面与电路板间藉数导电接合材料而相互接合。
10.如权利要求6所述的嵌入式集成电路组件，其中于电路板的任一面相对于容置空间周缘的预定位置处凹设有至少一容槽，该电路板的容槽供集成电路的脚接合。
全文摘要
本发明是有一种嵌入式集成电路组件,包括:一电路板,该电路板上是凹设有一个或一个以上的容置空间;至少一集成电路,该至少一集成电路是接合设置于电路板并可容置于上述的容置空间,从而可大幅减少其厚度,以更适用于狭小空间的装设。藉由其简易的结构,使电路板与集成电路间的配合达到最少厚度的设置,在有限的产制技术下,可制成厚度更小的产品。
文档编号H01L23/50GK1349257SQ0114013
公开日2002年5月15日 申请日期2001年11月27日 优先权日2001年11月27日
发明者王忠诚 申请人:王忠诚