专利名称：薄膜晶体管的制造方法及结构的制作方法
技术领域：
本发明涉及一种薄膜晶体管的制造方法及结构，尤指应用于液晶显示器的薄膜晶体管制造方法及结构。
同样地，为了改善热电子效应(hot electron effect)，目前在制作薄膜晶体管液晶显示器中的关键组件-低温多晶硅薄膜晶体管时，大多使用“轻掺杂漏极”(LDD，Lightly doped drain)结构，尤其以栅极-漏极重叠式轻掺杂漏极(Gate-Drain Overlapped LDD，简称GO-LDD)为多，用以增加组件的稳定度。
请参阅第一图，其为目前低温多晶硅薄膜晶体管(LTPS-TFT)常见的“轻掺杂漏极”结构及制作过程图。如图(a)所示，其中于玻璃基板10上形成一缓冲层11(buffer layer，通常使用二氧化硅完成)以及一本质非晶硅(i-a-Si)层。以激光结晶(laser crystallization)的制作过程将该本质非晶硅(i-a-Si)层转变为一本质多晶硅(i-poly-Si)层12。随后利用一光罩微影蚀刻制作过程，将该本质多晶硅(i-poly-Si)层12定义形成如图(b)所示的第一本质多晶硅构造121、第二本质多晶硅构造122以及第三本质多晶硅构造123，再分别提供后续N信道薄膜晶体管、P信道薄膜晶体管以及储存电容的制作过程来使用。
请参见图(c)，是利用一光罩微影制作过程而于该第一本质多晶硅构造121及该第二本质多晶硅构造122上方形成一光阻罩幕结构13。再对该第一本质多晶硅121的露出部分与该第三本质多晶硅123，植入—N型掺杂。进而形成N信道薄膜晶体管的源/漏极构造1211以及储存电容的下电极1231。去除该光阻罩幕结构13后，再于整个基板上方覆盖一层绝缘材质(通常为二氧化硅)，用以形成如图(d)所示的一栅极绝缘层14。
再请参阅图(e)，是于该栅极绝缘层14上溅镀(sputtering)一层栅极导体层后，以另一光罩微影蚀刻制作过程来形成所需的栅极导体构造151与储存电容的上电极152，然后利用该栅极导体151作为罩幕，进行一微量N型掺杂的植入制作过程，进而于N信道薄膜晶体管中形成一轻掺杂漏极构造1212(LDD，Lightly doped drain)。接着再利用另一光罩微影过程所形成的光阻罩幕结构16将该第一本质多晶硅构造121与该第三本质多晶硅构造123予以覆盖(如图(f)所示)，进而对该第二本质多晶硅构造122进行一P型掺杂的植入，以形成P信道薄膜晶体管的源/漏极构造1221。
而上述构造再经后续制作过程后，便形成如图2(g)(h)所示的构造，其中于整个基板上方形成一内层介电材料层(inter-layer dielectrics layer)17后，于适当位置定义出所需的接触孔(contact hole)18，最后再以溅镀(sputtering)方式形成一层金属导体层并定义出所需的栅极接线构造190、源/漏极接线构造191以及储存电容上下电极的接线构造192。
然而，此种结构虽可降低漏极附近的电场以改善热电子效应，但当低温多晶硅液晶显示器的分辨率越来越高，整合进来的电路越来越多，且源极与漏极之间的信道越来越短，使得轻掺杂漏极(LDD)的宽度加上原有的空乏区会让漏极空乏区接近或是碰到源极附近的空乏区，造成组件漏电流上升甚至是产生击穿现象(Punch through)。而当随着低温多晶硅薄膜晶体管(LTPS-TFT)的载流子移动率(mobility)越来越高，可完成的电路就会越来越多，半导体的尺寸势必越来越小，如此更容易产生组件漏电流上升甚至是产生击穿的现象。因此，如何在半导体越做越小的趋势下，改善因信道缩短而造成的组件漏电流上升或是产生击穿(Punch through)的现象，乃为当前的课题。
为达上述目的，本发明提供一种薄膜晶体管的制造方法，其方法包括下列步骤提供一半导体层；形成一罩幕结构于该半导体层上；于该半导体层上进行一第一离子植入制作过程，以定义出一信道、一初始源/漏极结构；移除该罩幕结构，并形成一栅极绝缘层于该半导体层上；形成一栅极导体结构于该栅极绝缘层上，且置于该信道的上方，并仅露出与该初始漏极结构接触的一部分信道；利用该栅极导体结构作为罩幕，进行一第二离子植入制作过程，用以将该部分信道形成为一轻掺杂漏极结构，并同时使该初始源/漏极结构形成为一重掺杂源/漏极结构。
本发明还提供一种薄膜晶体管的制造方法，其方法包括下列步骤提供一半导体层；于该半导体层上形成一栅极绝缘层；于该栅极绝缘层上形成一栅极导体结构；于该栅极导体结构侧形成一侧壁结构；进行一第一离子植入制作过程，以于该半导体层上定义出一信道以及一初始源/漏极结构；仅移除该信道与该初始漏极结构间的该侧壁结构，并进行一第二离子植入制作过程，用以使该信道与该初始漏极结构间形成为一轻掺杂漏极结构，并同时使该初始源/漏极结构形成一重掺杂源/漏极结构。
本发明还提供一种薄膜晶体管的结构，其包括一半导体层，包括一信道以及一重掺杂源/漏极结构；一栅极绝缘层，形成于该半导体层上；以及一栅极导体结构，形成于该栅极绝缘层上；其特征在于，该半导体层还包括仅一轻掺杂漏极结构，介于该信道与该重掺杂漏极结构之间。
本发明再提供一种薄膜晶体管的制造方法，其方法包括下列步骤提供一半导体层；形成一罩幕结构于该半导体层上；以一第一电性的掺杂进行一第一离子植入制作过程于该半导体层上，以定义出一信道、一第一电性的初始源/漏极结构；移除该罩幕结构，并形成一栅极绝缘层于该半导体层上；形成一栅极导体结构于该栅极绝缘层上；利用该栅极导体结构作为罩幕，再以该第一电性的掺杂进行一第二离子植入制作过程，以于该第一电性的初始源/漏极结构与该信道之间，定义出一第一电性的轻掺杂源/漏极结构，并同时使该第一电性的初始源/漏极结构形成为一第一电性的重掺杂源/漏极结构；再利用该栅极导体结构作为罩幕，以一第二电性的掺杂进行一第三离子植入制作过程，以于该第一电性的轻掺杂源/漏极结构与该信道接近的处，定义出一第二电性的轻掺杂源/漏极结构。
本发明又提供一种薄膜晶体管的制造方法，其方法包括下列步骤提供一半导体层；于该半导体层上形成一栅极绝缘层；于该栅极绝缘层上形成一栅极导体结构；于该栅极导体结构侧形成一侧壁结构；以一第一电性的掺杂进行一第一离子植入制作过程，以于该半导体层上定义出一信道以及一第一电性的初始源/漏极结构；移除该侧壁结构，并以该第一电性的掺杂进行一第二离子植入制作过程，以于该第一电性的初始源/漏极结构与该信道接近的处，定义出一第一电性的轻掺杂源/漏极结构，并使该第一电性的初始漏极结构形成为一第一电性的重掺杂漏极结构；以一第二电性的掺杂进行一第三离子植入制作过程，以于该第一电性的轻掺杂源/漏极结构与该信道接近的处，定义出一第二电性的轻掺杂源/漏极结构。
本发明还提供一种薄膜晶体管的结构，其包括一半导体层，其包括一信道、一第一电性的重掺杂源/漏极结构、一第一电性的轻掺杂源/漏极结构以及一第二电性的轻掺杂源/漏极结构，其中该一第一电性的轻掺杂源/漏极结构介于该一第一电性的重掺杂源/漏极结构与该第二电性的轻掺杂源/漏极结构问，且该第二电性的轻掺杂源/漏极结构与该信道接触；一栅极绝缘层，置于该半导体层上；以及一栅极导体结构，形成于该栅极绝缘层上。
根据本发明的构想，其中还包括提供一透光基板；以及形成一缓冲层于该透光基板上，并使该半导体层形成于该缓冲层上。
根据本发明的构想，其中透光基板为一玻璃基板。
根据本发明的构想，其中该缓冲层选自氮化硅、氧化硅或是其组合所完成。
根据本发明的构想，其中还包括形成一介电层覆盖于该栅极导体结构与该绝缘层上；于该介电层上定义出一接触孔；以及提供一源/漏极接线，贯穿该栅极绝缘层与该介电层并与该重掺杂源/漏极结构接触。
根据本发明的构想，其中该半导体层为一多晶硅层。
根据本发明的构想，其中该栅极导体结构是以选自铬、钼化钨、钽、铝或铜等材质之一来完成。
根据本发明的构想，其中该栅极绝缘层由氧化硅来完成。
根据本发明的构想，其中该第一离子植入制作过程与该第二离子植入制作过程为一离子布植程序，而所用的离子选自一磷(P)离子、一砷(As)离子、一氢化磷(PHX)离子与一氢化砷(AsHX)离子等中之一或是其组合。
根据本发明的构想，其中该第一离子植入制作过程与该第二离子植入制作过程为一离子淋浴程序，且所用的离子选自一磷(P)离子、一砷(As)离子、一氢化磷(PHX)离子与一氢化砷(AsHX)离子等中之一或是其组合。
根据本发明的构想，其中该第一电性的掺杂是指一N型掺杂，该第二电性的掺杂是指一P型掺杂。
根据本发明的构想，其中该第三离子植入制作过程是以一第一入射角来将该至少一离子掺杂于该半导体层内部。
根据本发明的构想，其中以第二电性掺杂进行的该第三离子植入制作过程可为离子植布程序，且所用的离子是选自硼(B)离子、硼氢化物(BHX)离子或二硼氢化物(B2HX)离子等中之一或是其组合。
根据本发明的构想，其中以第二电性掺杂进行的该第三离子植入制作过程可为离子淋浴程序，且所用的离子是选自硼(B)离子、硼氢化物(BHX)离子或二硼氢化物(B2HX)离子等中之一或是其组合。
根据本发明的构想，其中还包括一第四离子植入制作过程，进行于该半导体层上，并以一第二入射角来将该至少一离子掺杂于该半导体层内。
根据本发明的构想，其中该第四离子植入制作过程可为离子植布程序，且所用的离子是选自硼(B)离子、硼氢化物(BHX)离子或二硼氢化物(B2HX)离子等中之一或是其组合。
根据本发明的构想，其中该第四离子植入制作过程可为离子淋浴程序，且所用的离子是选自硼(B)离子、硼氢化物(BHX)离子或二硼氢化物(B2HX)离子等中之一或是其组合。
根据本发明的构想，其中其中该第二电性的轻掺杂源/漏极结构为浓度呈渐层分布的一月晕结构。
图2(a)、2(b)、2(c)、2(d)、2(e)、2(f)、2(g)为本发明第一较佳实施例制造流程示意图。
图3(a)、3(b)、3(c)、3(d)、3(e)、3(f)为本发明的第二较佳实施例的制造流程示意图。
图4(a)、4(b)、4(c)、4(d)、4(e)、4(f)、4(g)、4(h)为本发明的第三较佳实施例的制造流程示意图。
图5(a)、5(b)、5(c)、5(d)、5(e)、5(f)、5(g)、5(h)为本发明的第四较佳实施例的制造流程示意图。
图标符号说明10玻璃基板 11 缓冲层12本质多晶硅121第一本质多晶硅122第二本质多晶硅 123第三本质多晶硅1211 N信道薄膜晶体管的源/漏极构造1212轻掺杂漏极结构 1231储存电容的下电极1211 P信道薄膜晶体管的源/漏极构造13光阻罩幕结构 14栅极绝缘层151栅极导体结构 152储存电容的上电极16光阻罩幕结构 17内层介电材料层18接触孔190栅极接线结构191源/漏极接线结构192储存电容上下电极的接线结构20透光基板 21缓冲层22半导体层 23光阻罩幕结构24第一离子植入制作过程 221信道222 N型掺杂的初始源/漏极结构25栅极绝缘层26栅极导体结构27第二离子植入制作过程2211 N型掺杂的一轻掺杂漏极结构2221 N型掺杂的重掺杂的源/漏极结构28介电层29接触孔
30透光基板 31缓冲层32半导体层 33栅极绝缘层34栅极导体结构 35侧壁36第一离子植入制作过程 321信道322 N型掺杂的初始源/漏极结构37 N型掺杂的第二离子植入制作过程3211 N型掺杂轻掺杂漏极结构3221 N型掺杂的重掺杂的源/漏极结构40透光基板 41缓冲层42半导体层 43光阻罩幕结构44第一离子植入制作过程 421信道422 N型掺杂的初始源/漏极结构45栅极绝缘层46栅极导体结构47第二离子植入制作过程 48第三离子植入制作过程4211 N型掺杂的轻掺杂源/漏极结构4221 N型掺杂的重掺杂源/漏极结构4212 P型掺杂的轻掺杂源/漏极结构50透光基板 51缓冲层52半导体层 53栅极绝缘层54栅极导体结构 55侧壁56第一离子植入制作过程 521信道522 N型掺杂的初始源/漏极结构57第二离子植入制作过程 58第三离子植入制作过程5211 N型掺杂轻掺杂漏极结构5221 N型掺杂的重掺杂的源/漏极结构5212 P型掺杂的轻掺杂源/漏极结构具体实施方式
请参阅图2，其为本发明的第一较佳实施例的制造流程图。如图2(a)所示，首先于一透光基板20(通常为玻璃基板)上形成一缓冲层21(通常选自氮化硅、氧化硅或其组合所完成)。接着，形成一本质非晶硅层(i-a-Si)于该缓冲层21上，并利用激光结晶(1aser crystallization)的制作过程将该本质非晶硅转变为一本质多晶硅层(i-poly-Si)，以做为半导体层22。之后，再利用一光罩微影蚀刻制作过程，于该半导体层22上方形成一光阻罩幕结构23，请参见图2(b)，并于该半导体层22上进行N型掺杂的一第一离子植入制作过程24，以定义出如图2(c)所示的一信道221及一N型掺杂的初始源/漏极结构222。去除该罩幕结构23后，再于该半导体层22上形成如图2(d)所示的一栅极绝缘层25(通常为氧化硅)，接着，于该栅极绝缘层25上形成一栅极导体结构26(如图2(e)所示)，并使该栅极导体结构26设于该信道221的上方，而且仅仅暴露出该信道221与该N型掺杂的初始漏极结构222接触之间的一部分信道。再利用该栅极导体结构26做为罩幕，对该半导体层22进行N型掺杂的一第二离子植入制作过程27，以便使该部分信道形成为如图2(f)所示的N型掺杂的一轻掺杂漏极结构2211，同时使该初始源/漏极结构222也因此形成为一N型掺杂的重掺杂的源/漏极结构2221。接着，如图2(g)所示，形成一介电层28以完全覆盖于该栅极导体结构26与该栅极绝缘层25上，并于适当位置定义出多个接触孔29，另外提供一源/漏极接线结构(未图标)，贯穿该栅极绝缘层25与该介电层28并与该N型掺杂的重掺杂源/漏极结构2221相接。
由于，该轻掺杂漏极结构2211仅形成于该信道221与该N型掺杂的重掺杂漏极结构2221所接触的一侧边，与传统的轻掺杂漏极制作过程(LDD)比较起来，空出了该信道221与该N型掺杂的重掺杂源极结构2221间的一距离，进而便可使得漏极空乏区不那么接近也较不容易碰到源极附近的空乏区。如此一来，便可防止组件漏电流的上升也可大大降低发生击穿(Punch through)的现象，而达到本发明的主要目的。
再请参阅图3，其为本发明的第二较佳实施例的制造流程图。如图3(a)所示，首先于一透光基板30(通常为玻璃基板)上形成一缓冲层31(通常选自氮化硅、氧化硅或其组合所完成)。接着，形成一本质非晶硅层(i-a-Si)于该缓冲层31上，并利用激光结晶(laser crystallization)的制作过程将该本质非晶硅转变为一本质多晶硅层(i-poly-Si)，以做为半导体层32。之后，如图3(b)所示，形成一栅极绝缘层33(通常为氧化硅)于该半导体层32上，接着再于该栅极绝缘层33上形成一栅极导体结构34。接下来，覆盖一介电材料(未图标)于该栅极导体结构34及该栅极绝缘层33上，并进行蚀刻制作过程以形成如图3(c)所示的该栅极导体结构34两旁的侧壁35，接着，于该半导体层32上进行N型掺杂的第一离子植入制作过程36，以定义出如图3(d)所示的一信道321及一N型掺杂的初始源/漏极结构322。如图3(e)所示，仅仅移除该信道321与该初始漏极结构322之间的该侧壁35后，对该半导体层32进行N型掺杂的第二离子植入制作过程37，以便使该信道321与该初始漏极结构322间形成为如图3(f)所示的N型掺杂轻掺杂漏极结构3211，同时并使该初始源/漏极结构322也因此形成为N型掺杂的一重掺杂的源/漏极结构3221。接着，重复如第一较佳实施例中所述与图2(g)所示之后续制作过程。
由于，本较佳实施例也可空出该信道321与该N型掺杂的重掺杂的源极结构3221间的一距离，因此如同第一较佳实施例，也可达成防止组件漏电流的上升与大大降低发生击穿(Punch through)的现象的效果。但上述方式仅适用于驱动电路及其它应用电路，而不能应用于像素单元中，因为像素单元中薄膜晶体管的操作模式，使得源/漏极结构的定义并不固定，无法只形成单边的轻掺杂漏极结构，为解决此一问题，本发明发展出下列的较佳实施例。
请参阅图4，其为本发明的第三较佳实施例的制造流程图。如图4(a)所示，首先于一透光基板40(通常为玻璃基板)上形成一缓冲层41(通常选自氮化硅、氧化硅或其组合所完成)。接着，形成一本质非晶硅层(i-a-Si)于该缓冲层41上，并利用激光结晶(laser crystallization)的制作过程将该本质非晶硅转变为一本质多晶硅层(i-poly-Si)，以做为半导体层42。之后，再利用一光罩微影蚀刻制作过程于该半导体层42上方形成一光阻罩幕结构43，请参见图4(b)，并于该半导体层42上进行N型掺杂的一第一离子植入制作过程44，以定义出如图4(c)所示的一信道421及一N型掺杂的初始源/漏极结构422。去除该罩幕结构43后，再于该半导体层42上形成如图4(d)所示的一栅极绝缘层45(通常为氧化硅)，接着于该栅极绝缘层45上形成一栅极导体结构46(如图4(e)所示)，并将该栅极导体结构46设于该信道421的上方。再利用该栅极导体结构46做为罩幕，对该半导体层42进行N型掺杂的一第二离子植入制作过程47，以于该信道421及该N型掺杂的初始源/漏极结构422之间，定义出一N型掺杂的轻掺杂源/漏极结构4211(图4(f)所示)，并同时使该N型掺杂的初始源/漏极结构422转变为N型掺杂的重掺杂源/漏极结构4221。如图4(g)所示，再次利用该栅极导体结构46做为罩幕，对该半导体层42以一第一入射角来进行P型掺杂的一第三离子植入制作过程48，以于该信道421与该N型掺杂的轻掺杂源/漏极结构4211间形成P型掺杂的轻掺杂源/漏极结构4212。当然，也可以如图4(h)所示，以第二入射角对该半导体层进行P型掺杂的一第四离子植入制作过程。接着，重复如第一较佳实施例中所述与图2(g)所示之后续制作过程。
如此一来，由于该P型掺杂的第三离子植入制作过程48是以该第一入射角进行，是以该P型掺杂的轻掺杂源/漏极结构4212便会形成浓度呈渐层分布的月晕结构。如此便可降低信道与源/漏极接口间空乏区的宽度，也可以防止组件漏电流上升以及降低击穿(Punch through)的现象，相同的，也可达成本发明的改善目的。而上述入射角(是入射方向与基板法线间的角度)的范围为大于0度而小于约30度。
再请参阅图5，其为本发明的第四较佳实施例的制造流程图。如图5(a)所示，首先于一透光基板50(通常为玻璃基板)上形成一缓冲层51(通常选自氮化硅、氧化硅或其组合所完成)。接着，形成一本质非晶硅层(i-a-Si)于该缓冲层51上，并利用激光结晶(1aser crystallization)的制作过程将该本质非晶硅转变为一本质多晶硅层(i-poly-Si)，以做为半导体层52。之后，如图5(b)所示，形成一栅极绝缘层53(通常为氧化硅)于该半导体层52上，接着再于该栅极绝缘层53上形成一栅极导体结构54。再覆盖一介电材料(未图标)于该栅极导体结构54及该栅极绝缘层53上，并进行蚀刻制作过程以形成如图5(c)所示的该栅极导电结构54两旁的侧壁55，接下来，于该半导体层52上进行N型掺杂的一第一离子植入制作过程56，以定义出如图5(d)所示的一信道521及一N型掺杂的初始源/漏极结构522。移除该栅极导电结构54两旁的侧壁55，如图5(e)所示，再利用该栅极导电结构54做为罩幕，对该半导体层52进行N型掺杂的一第二离子植入制作过程57，以于该信道521及该N型掺杂的初始源/漏极结构522之间，定义出一N型掺杂的轻掺杂源/漏极结构5211(图5(f)所示)，并同时使该N型掺杂的初始源/漏极结构522转变为N型掺杂的重掺杂源/漏极结构5221。如图5(g)所示，再次利用该栅极导电结构56做为罩幕，对该半导体层52以一第一入射角来进行P型掺杂的一第三离子植入制作过程58，以于该信道521与该N型掺杂的轻掺杂源/漏极结构5211间形成P型掺杂的轻掺杂源/漏极结构5212。当然，也可以如图5(h)所示，以第二入射角对该半导体层进行P型掺杂的一第四离子植入制作过程。接着，重复如第一较佳实施例中所述与图2(g)所示之后续制作过程。如此一来，该P型掺杂的轻掺杂源/漏极结构5212会形成浓度呈渐层分布的一月晕结构，进而可降低信道与源/漏极接口间空乏区的宽度，所以也可防止组件漏电流的上升以及降低击穿(Punchthrough)的现象。而上述入射角(是入射方向与基板法线间的角度)的范围为大于0度而小于约30度。
而上述各较佳实施例中的透光基板可用透光玻璃所完成，而栅极导体结构(厚度约100nm)可使用溅镀方式形成，选自铬、钼化钨、钽、铝或铜等材质中之一来完成。缓冲层(厚度约600nm)用电浆化学气相沉积法(PECVD)形成，可以选自氮化硅、氧化硅或是两者的组合所完成。其中非晶硅层(厚度约100nm)于使用激光退火结晶制作过程来以电浆化学气相沉积法(PECVD)形成多晶硅之前，需先使用高温炉于400度退火去氢30分钟，且激光结晶制作过程的能量需在350mJ/cm2的条件下进行100次射击(shots)。并且上述的离子植入制作过程可为离子植布程序(Ion Implant)或离子淋浴程序(Ion Shower)，而所用的离子是选自一磷(P)离子、一砷(As)离子、一氢化磷(PHX)离子与一氢化砷(AsHX)离子等中之一或是其组合，而进行掺杂的掺杂浓度约为1～5×1015cm-2。另外，上述的第三及第四离子植入制作过程可为离子植布程序(IonImplant)或离子淋浴程序(Ion Shower)，但所用的掺杂为P型掺杂，而所用的离子是选自硼(B)离子、硼氢化物(BHX)离子或二硼氢化物(B2HX)离子等中之一或是其组合，且浓度为1×1011cm-2。至于栅极绝缘层(厚度约100nm)用电浆化学气相沉积法(PECVD)形成，通常是以氧化硅所完成。而介电层也由电浆化学气相沉积法(PECVD)形成，厚度约为600nm，且大多也由氧化硅所完成。而接触孔利用反应式离子蚀刻(reactive ion etching)于介电层上定义出来。
综上所述，根据本发明的构想所衍生出的四个较佳实施例，不但可使得信道变得不那么接近，同时也可使信道较不容易碰到源极附近的空乏区，并降低信道与源/漏极接口间空乏区的宽度，以防止组件漏电流上升，另外也可大大降低发生击穿(Punch through)的现象，完全可以预防及改善将来因组件越做越小而发生的问题，对于目前的薄膜晶体管制作过程技术来说可谓一大发明。并且对产业界来说，如能于制造产品前就能先在预期发生缺失的部分予以改进，更是可以大量减少瑕疵品的产生，又可大大降低制造成本。
虽然本发明已通过较佳实施例公开，然其并非用于限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作一些等效变化，因此本发明的保护范围以权利要求所界定者为准。
权利要求
1.一种薄膜晶体管的制造方法，其特征在于，该方法包括下列步骤提供一半导体层；形成一罩幕结构于该半导体层上；于该半导体层上进行一第一离子植入制作过程，以定义出一信道、一初始源/漏极结构；移除该罩幕结构，并形成一栅极绝缘层于该半导体层上；形成一栅极导体结构于该栅极绝缘层上，且置于该信道的上方，并仅露出与该初始漏极结构接触的一部分信道；以及利用该栅极导体结构作为罩幕，进行一第二离子植入制作过程，用以将该部分信道形成为一轻掺杂漏极结构，并同时使该初始源/漏极结构形成为一重掺杂源/漏极结构。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，还包括下列步骤提供一透光基板；以及形成一缓冲层于该透光基板上，并使该半导体层形成于该缓冲层上，其中透光基板为一玻璃基板，而该缓冲层是选自氮化硅、氧化硅或是其组合所完成。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该半导体层为一多晶硅层，该栅极导体结构是以选自铬、钼化钨、钽、铝或铜之一来完成，而该栅极绝缘层由氧化硅来完成，至于该第一离子植入制作过程与该第二离子植入制作过程中所用的离子是选自一磷(P)离子、一砷(As)离子、一氢化磷(PHX)离子与一氢化砷离子等中之一或是其组合。
4.一种薄膜晶体管的制造方法，其特征在于，该方法包括下列步骤提供一半导体层；于该半导体层上形成一栅极绝缘层；于该栅极绝缘层上形成一栅极导体结构；于该栅极导体结构侧形成一侧壁结构；进行一第一离子植入制作过程，以于该半导体层上定义出一信道以及一初始源/漏极结构；以及仅移除该信道与该初始漏极结构间的该侧壁结构，并进行一第二离子植入制作过程，用以使该信道与该初始漏极结构间形成为一轻掺杂漏极结构，并同时使该初始源/漏极结构形成一重掺杂源/漏极结构。
5.一种薄膜晶体管的结构，包括一半导体层，包括一信道以及一重掺杂源/漏极结构；一栅极绝缘层，形成于该半导体层上；以及一栅极导体结构，形成于该栅极绝缘层上；其特征在于，该半导体层还包括仅一轻掺杂漏极结构，介于该信道与该重掺杂漏极结构之间。
6.一种薄膜晶体管的制造方法，其特征在于，该方法包括下列步骤提供一半导体层；形成一罩幕结构于该半导体层上；以一第一电性的掺杂进行一第一离子植入制作过程于该半导体层上，以定义出一信道、一第一电性的初始源/漏极结构；移除该罩幕结构，并形成一栅极绝缘层于该半导体层上；形成一栅极导体结构于该栅极绝缘层上；利用该栅极导体结构作为罩幕，再以该第一电性的掺杂进行一第二离子植入制作过程，以于该第一电性的初始源/漏极结构与该信道之间，定义出一第一电性的轻掺杂源/漏极结构，并同时使该第一电性的初始源/漏极结构形成为一第一电性的重掺杂源/漏极结构；以及再利用该栅极导体结构作为罩幕，以一第二电性的掺杂进行一第三离子植入制作过程，以于该第一电性的轻掺杂源/漏极结构与该信道接近的处，定义出一第二电性的轻掺杂源/漏极结构。
7.如权利要求6所述的薄膜晶体管的制造方法，其特征在于，还包括下列步骤提供一透光基板；以及形成一缓冲层于该透光基板上，并使该半导体层形成于该缓冲层上，其中该透光基板为一玻璃基板，该缓冲层是选自氮化硅、氧化硅或是其组合所完成。
8.如权利要求6所述的薄膜晶体管的制造方法，其特征在于，该半导体层为一多晶硅层，该栅极导体结构以选自铬、钼化钨、钽、铝或铜等材质之一来完成，该栅极绝缘层由氧化硅来完成，而该第一电性的掺杂是指一N型掺杂，该第二电性的掺杂是指一P型掺杂。
9.如权利要求6所述的薄膜晶体管的制造方法，其特征在于，该第三离子植入制作过程是以一第一入射角来将该至少一离子掺杂于该半导体层内部，且该制造方法中还包括一第四离子植入制作过程，进行于该半导体层上，并以一第二入射角来将该至少一离子掺杂于该半导体层内。
10.一种薄膜晶体管的制造方法，其特征在于，该方法包括下列步骤提供一半导体层；于该半导体层上形成一栅极绝缘层；于该栅极绝缘层上形成一栅极导体结构；于该栅极导体结构侧形成一侧壁结构；以一第一电性的掺杂进行一第一离子植入制作过程，以于该半导体层上定义出一信道以及一第一电性的初始源/漏极结构；移除该侧壁结构，并以该第一电性的掺杂进行一第二离子植入制作过程，以于该第一电性的初始源/漏极结构与该信道接近的处，定义出一第一电性的轻掺杂源/漏极结构，并使该第一电性的初始漏极结构形成为一第一电性的重掺杂漏极结构；以及以一第二电性的掺杂进行一第三离子植入制作过程，以于该第一电性的轻掺杂源/漏极结构与该信道接近的处，定义出一第二电性的轻掺杂源/漏极结构。
11.一种薄膜晶体管的结构，其特征在于，包括一半导体层，其包括一信道、一第一电性的重掺杂源/漏极结构、一第一电性的轻掺杂源/漏极结构以及一第二电性的轻掺杂源/漏极结构，其中该一第一电性的轻掺杂源/漏极结构是介于该一第一电性的重掺杂源/漏极结构与该第二电性的轻掺杂源/漏极结构间，且该第二电性的轻掺杂源/漏极结构与该信道接触；一栅极绝缘层，置于该半导体层上；以及一栅极导体结构，形成于该栅极绝缘层上。
12.如权利要求11所述的薄膜晶体管的结构，其特征在于，该第二电性的轻掺杂源/漏极结构为浓度呈渐层分布的一月晕结构。
全文摘要
本发明涉及一种薄膜晶体管的制造方法及结构，包括提供一半导体层；形成一罩幕结构于该半导体层上；于该半导体层上进行一第一离子植入制作过程，以定义出一信道、一初始源/漏极结构；移除该罩幕结构，并形成一栅极绝缘层于该半导体层上；形成一栅极导体结构于该栅极绝缘层上，且置于该信道的上方，并仅露出与该初始漏极结构接触的一部分信道；利用该栅极导体结构作为罩幕，进行一第二离子植入制作过程，用以将该部分信道形成为一轻掺杂漏极结构，并同时使该初始源/漏极结构形成为一重掺杂源/漏极结构。本发明可使得信道变得不那么接近，使信道较不容易碰到源极附近的空乏区，并降低信道与源/漏极接口间空乏区的宽度，以防止组件漏电流上升。
文档编号H01L29/786GK1397995SQ02126249
公开日2003年2月19日 申请日期2002年7月17日 优先权日2002年7月17日
发明者石安 申请人:统宝光电股份有限公司