专利名称：具有用于改善可靠性和雪崩耐受性的结合的二极管的高压soi ldmos器件的制作方法
技术领域：
本发明涉及半导体器件领域，更具体地说，是关于适于高压应用的绝缘体上硅的横向漂移金属氧化物半导体(SOI LDMOS)器件。
本发明总体与序号为09/794.562的美国专利申请相关且有共同特性，该美国专利申请是由相同的申请人在2001年2月27日提出的(所述“562”申请)，并被完整地引用到这里作为参考。所述562申请对这里讨论的SOI LDMOS器件的例子进行了广泛的论述。
在现有的金属氧化物场效应管(MOSFET)器件中，在两个相同导电型区域(即源极和漏极)之间，通过一个相反导电型的区域建立了一个导电路径。电流根据所加的栅电压(它在体区域产生一个相反沟道)和漏极对源极电压(它调节在其中流动的电流)，通过这个体区域和横向漂移区域，而在此沟道区或在LDMOS器件中流动。在通常的MOSFET工作中，漏极和源极区域相对于体区域都是处于相反的偏压下。由于这个相反偏压，除了沟道区域中以外，没有电流在漏极和源极之间流动。因此，因为受到栅极电压和漏极至源极电压的控制，电流只能从漏极流向源极，即电子从源极流向漏极。
如果器件工作期间，源极和体区域之间的反向偏压变为正向偏压，则可以产生很大的电流，电子从源极区注入体区并回到漏极区。由于这个电流不直接受栅电压或任何其它机制的控制，它实际上是一种失控电流，可能将器件毁坏。这种击穿通常称为“双极二次击穿”；例如，用于照明时，典型的漏极对源极电压为400V，倘若此电压的冲击达到500V或更高，则半导体器件可能由于这种双极接通而击穿，这时在源极区和漏极区之间产生一个大电流，最终将毁坏这个器件。
因此，本发明的一个目的是提供一个改进型半导体器件，以便可控制和抑制任何电击穿，从而避免器件被毁坏。
本发明的另一个目的，是提供一个改进型的半导体器件，它对双极二次击穿有很强的抵御能力。
这些以及其它一些目的将从下面对发明的描述中变得更清楚。
本发明通过提供一种混合半导体器件来实现上述目的，在此器件中将一个或几个二极管区域结合进一个晶体管区域。在一种优选实施装置中，此晶体管区是一个连续的(自终结的)器件，其中结合了一个或几个二极管部分。在各二极管部分内，由于只有一个PN结，故不存在因双极接通造成击穿毁坏的机制。二极管区域被形成为具有比晶体管区域更低的击穿电压，因而任何过渡电压(或电流)诱发的击穿必定被限制在二极管区域内。在一种具体实施装置中，通过把二极管部分的场极长度做得比器件晶体管部分更短，而使二极管部分的击穿电压降低。这样就能使器件免于任何这类击穿而不遭毁坏，从而得到更结实可靠的SOI LDMOS器件。
现在我们通过实例并参考附图对本发明的一些具体实施装置加以描述，附图中
图1是本发明的一种高压SOI LDMOS混合器件的示意顶示图图2是为显示其二极管部分而沿图1的A-A线切开的混合器件横剖面图；图3是可用于晶体管部分的一示例的SOI LDMOS结构例的剖面图；图4是击穿电压与场极长度的函数关系图。
本发明的动机来自一个简单的思想。设若功率晶体管可以被双极二次击穿严重地毁坏，那么就要避免这种击穿发生，并抑制和控制任何过压击穿。由于二极管中的雪崩不会导致双极二次击穿，因而我们把一个二极管结构结合在一个晶体管器件中，并在制作成使它具有比晶体管更低的击穿电压。所以，任何击穿仅仅限于二极管器件，从而使整个晶体管更结实可靠。把二极管区域当成是一种冲击吸收器或者是一种过渡电流或电压尖峰的放电棒(lighting rod)，使得雪崩击穿在那儿发生。它们吸收过高的电压并使晶体管免遭损毁。只要简单地把晶体管结构的源极区去掉，就很容易把晶体管结构改变成二极管结构。所以，为制成该集成器件，只需在制造中把晶体管结构作一简单修改即可。
按照本发明的目的，图1示出了一个高压绝缘体上硅(SOI)混合半导体器件10的顶示图。此器件是一个自终结型器件---就是说，宽度是一个连续相接的路径，在该图的底部有一些“指形件”，以求在一个较小的区域内使器件的宽度较大。应指出，如希望器件宽度更大，还可在所示结构的顶部和侧面增添一些指状件，因此图示结构仅仅是大量可能的实施装置的一个示例。比较图1和2将会更清楚，图2是沿图1的箭头A-A’的一个横剖面，源极106构成器件的外体，漏极107构成器件的内体，栅极105处于源极和漏极之间，且在器件大部分长度(其方向垂直于沿所示路径任何一点处的连续路径)栅极与伸向漏极(即器件内体)的一个场极电气相连。在内体上的漏极区107和外体上的源极区之间出现图1所示隙缝的地方，就是场极靠漏极的边缘与漏极107之间的区域。栅极105处于源极106和漏极107区域的中间。集成器件的二极管部分110(图2的横剖面表示图1的左侧二极管区)在图中表示成二个区，但可按用户需要多做或少做。二极管区域由图1中的上线150和下线160与晶体管的剩下部分分界。
由于图2和图3所描述的是类似的结构，且图2的结构是对图3加以简化后得出的，所以下面我们仅对图3进行说明。
在图3的简化剖面中，一个横向薄膜SOI LDMOS晶体管包含一个半导体衬底322，一个埋置绝缘层324，和一个半导体表面层326(器件就在此层内加工)。MOS晶体管包括一个一种导电型(这里以N型为例)的源极区328，一个第二种相反导电型(这里以P型为例)体区330，一个第一导电型横向漂移区332，和一个也是第一导电型的漏极区334，邻接漂移区的体区边缘以标号330A表示。基本的器件结构由栅极336实现，它通过一个氧化物绝缘区338与半导体表面层326隔离开。在本发明的范畴内，所用的MOS晶体管结构最好具有各种性能增强特征，例如阶梯形氧化物区338A和338B，一个形成场极部分的延伸的栅极结构336A，一个覆盖栅极336和延伸栅电极336A的绝缘氧化物层342，一个用金属或等效导电材料制成的顶场极344，一个横向凸向器件漏极一侧的顶场极的延伸部分344A，以及可能要求的许多各种其它性能增强特征，它们都不超出本发明的思路或范畴。另外，所述的晶体管还包括一个与源极区328相接触的表面接触区340，它处于体区330内且与体区有相同的导电型，不过掺杂浓度更高。必须指出，在高压应用场合下(此时漏极对源极的电压在数百伏量级)，需要有导电顶场极来抑制电压。能够被抑制的电压大小与场极的长度成正比。
图3还画出了一个与延伸多晶硅栅电极结构336A相连的金属顶场极344，一个顶场极的延伸物334A，一个在顶场极344和延伸顶场极344A之上的绝缘层351，以及三个分别与器件的栅极336，源极328，漏极334相接触的金属接触件352、353、354。
另外，图中横向漂移区332自左至右(即从漂移区源极一侧至漏极一侧)从亮到暗荫影线不断增加，表示随着与漏极的接近掺杂的增加的剖面图。这种掺杂的增加可以是线性的或是其它的形式，它们可能对某些给定情况或应用有用，正如业内已经知道或者可能会知道的那样。
图2表示派生的二极管器件，它与图3的结构等同，只不过在图的左边没有源极区。作为替代留下的全是表面接触区240(见图2)。下面将会说到的另一个不同点是，在图2的二极管结构中场极244的长度，不象图3的晶体管结构那样，向漏极方向(或向右方)延伸得那么远。
应说明白，在上面各图中所示的简化的有代表性器件表示的是一些特定器件结构，我们对器件的几何形状和结构可以作广泛的改变而仍属于本发明的范畴之内。
如上所述，二极管区域被用作任何过压击穿的某种放电棒或冲击吸收器。通过在整个半导体器件内创建一个或几个二极管部分，即使发生过压击穿也将发生在二极管区域内。流过的电流将保持在击穿不会毁坏器件的水平。但是应指出，如果电压足够高的水平，即使二极管也可能毁坏。如果出现雪崩式击穿就会是这种情况，此时电流高到足以使温度大幅度增高，让器件内的金属熔化。不过这种情况很少发生。如上所述，在任何情况下，二极管雪崩决不会导致双极二次击穿。
另一方面，如果在晶体管区发生双极二次击穿，准会把器件毁坏。其原因如下。参考图3，如果由于漏极上的电压尖峰等原因使电流足够大，则体区330内的大量空穴将穿过下面的源极区328向表面接触片行进，并给体区330和源极328之间的PN结加上正向偏压。这将接通由漂移区(N)332，体区(P)330，和源极区(N)328组成的NPN晶体管。于是，由于这个NPN晶体管工作增益的作用，源极区328将电子注入体区并从那儿出来进入漏极334。所以这个电流是未得到控制的(正如从体区进入源极的“基本”电流未被控制)，从而使从“发射极至集电极”(也即从源极328至漏极334)的电子流导致雪崩并将器件毁坏。如果把源极去掉使只剩下一个PN结，就不会发生NPN增益，因而不会发生双极二次击穿，同时所得到的二极管区可以对付通过它的雪崩，只要击穿能控制住仅发生在二极管区。
为确保击穿发生在二极管区，图2中的二极管场极的长度做得比较短。较短场极意味着击穿电压较低，这可从图4的曲线看出。如图所示，当场极长度L约为45μm时，击穿大约在675伏产生，而当L为24μm时，击穿将发生在470伏。换句话说，产品设计者可以利用本发明来予先确定击穿电压的值，以提供可以予见的保护程度。
虽然我们是通过一些具体实施装置对本发明加以描述，但我们认为可以对它们进行各种各样的修改和改变而不超出本发明的范围和构思，这在参照下面的权利要求书后会更清楚。
权利要求
1.一种混合型半导体器件，包括比较耐击穿的第一部分(见图3)；和不太耐击穿的第二部分(110，见图2)。
2.如权利要求1所述的器件，其中所述第一部分包括金属氧化物半导体场效应晶体管器件(见图3)。
3.如权利要求1所述的器件，其中所述第二部分(110，见图2)包括二极管。
4.如权利要求1所述的器件，其中所述第一部分(见图3)包括金属氧化物半导体晶体管，所述第二部分(110，见图2)包括二极管。
5.如权利要求2所述的器件，其中除源极区(340)外，所述二极管(110，见图2)的结构和金属氧化物半导体晶体管(见图3)相同。
6.如上述任何一项权利要求所述的器件，其中在第一部分(见图3)内击穿发生在较高的电压，而在第二部分(见图2)内击穿发生在较低的电压。
7.如权利要求6所述的器件，其中击穿电压的差别是由场极(244、344)的不同长度造成的。
8.如权利要求7所述的器件，其中晶体管是绝缘体上硅的横向漂移金属氧化物半导体器件(见图3)。
9.如权利要求8所述的器件，其中晶体管是N型金属氧化物半导体或P型金属氧化物半导体器件中的任何一种。
10.一种制造结实的晶体管器件的方法，包括将一个或几个非晶体管区(110，见图2)结合在该器件内，该器件以后的性能不会受到过压击穿的毁坏；将所述器件安置成使过压击穿总是发生在所述非晶体管区(110，见图2)。
11.如权利要求10所述的方法，其中每个非晶体管区(110，见图2)包括二极管区。
12.如权利要求11所述的方法，其中所述二极管区(110，见图2)具有与晶体管区(图3)几乎一样的结构。
13.如权利要求10至12任一项所述的方法，其中非晶体管区(110，见图2)的击穿电压比晶体管区(见图3)的要低。
14.如权利要求10至13任一项所述的方法，其中非晶体管区(110，见图2)的场极长度比晶体管区(图3)的要短。
15.一种混合型横向薄膜绝缘体上硅器件，包括第一区(见图3)，它包括半导体衬底(322)；位于所述衬底上的埋置绝缘层(324)；和位于所述埋置绝缘层上的绝缘体上硅层(326)内的横向金属氧化物半导体器件，该器件具有形成于体区(330)内的第一导电型源极区(328)，所述体区具有与第一导电型相反的第二导电型，与体区(330)相邻的第一导电型横向漂移区(332)，具有第一导电型且由横向漂移区(332)与体区(330)横向隔开的漏极区(334)，位于一部分体区(330)和与体区(330)相邻的横向漂移区(332)第一部分之上的栅电极(336，336A，336B)，所述栅电极(336，336A，336B)通过第一绝缘区(338，338A，338B)与体区(330)和漂移区(332)隔开，并具有由导电材料构成的场极(344)，该场极横向延伸至所述横向漂移区(332)上并与所述栅电极(336，336A，336B)电气相连；一个或多个与第一区(见图3)结合在一起的第二区(110，见图2)，除不包括所述源极区(328)外所述第二区与第一区(见图3)相同，并具有比第一区的场极(344)更短的场极(244)。
16.如权利要求15所述的器件，其中每个第二区(110)的宽度(150，160)至少与横向漂移区(332)一样长。
17.一种避免金属氧化物半导体晶体管器件中的双极二次击穿的方法，包括将一个或几个二极管区(110，图2)结合到金属氧化物半导体器件内；将二极管(110，见图2)器件的击穿电压设置得比金属氧化物半导体晶体管区域(见图3)的低。
18.如权利要求17所述的方法，其中通过把二极管区的场极(224)做得比晶体管区(见图3)的场极(224)短而将二极管区(110，见图2)的击穿电压设置成较低。
全文摘要
本发明提出了一种混合型半导体器件，其中把一个或数个二极管区结合到一个晶体管区内。在一个优选实施装置中，晶体管区是一个连续的(自终结型)SOI LDMOS器件，其中结合了一个或几个二极管部分。在二极管部分内，由于只有一个PN结，故不存在由双极接通而造成击穿损坏的机制。二极管区做得使之具有比晶体管区较低的击穿电压，因而任何过渡电压(或电流)诱发的击穿必然被限制在二极管区。在一个优选实施装置中，通过把二极管部分的场极长度做得比器件晶体管部分更短而使其击穿电压降低。这使得器件能免于被任何此类击穿毁坏的危险，从而获得一个更结实可靠的器件。
文档编号H01L29/40GK1522468SQ02813182
公开日2004年8月18日 申请日期2002年6月20日 优先权日2001年6月28日
发明者J·佩特鲁泽罗, T·J·莱塔维克, M·R·辛普森, J 佩特鲁泽罗, 莱塔维克, 辛普森 申请人:皇家菲利浦电子有限公司