专利名称：一种感光二极管的光感测区的制作方法及其结构的制作方法
技术领域：
本发明涉及一种制作一感光二极管(photodiode)的光感测区的方法，尤其涉及一种对短波长光具有较佳感测灵敏度的感光二极管的光感测区的制作方法。
典型的CMOS影像传感器包含有一个感光二极管，用来感测光照的强度，以及三个金属氧化半导体(metal-oxide semiconductor，MOS)晶体管，分别用来作为重置组件(reset MOS)、电流汲取组件(current source follower)以及列选择开关(row selector)。其中感光二极管主要是依照其光感测区所产生的光电流来处理讯号资料，例如光感测区在受光状态所产生的漏遗电流(light current)代表讯号(signal)，而光感测区在不受光状态所产生的漏遗电流(dark current)则代表噪声(noise)，因此感光二极管可以利用讯号噪声比的强弱方式来处理讯号资料。
请参考
图1，图2为习知一设在一半导体芯片表面的感光二极管光感测区的结构示意图。如图1所示，半导体芯片10包含有一硅基底12，一P型井14位于硅基底12之上，一光感测区16定义在P型井14的表层，以及一浅沟隔离(shallow trench isolation，STI)18环绕在光感测区16周围，用来隔绝光感测区16与其它电子组件，以避免短路。
习知制作光感测区16的方法是利用一离子布植制程在P型井14表层形成一N型离子掺杂区20，例如以砷(As)作为掺质，布植能量约为80KeV，以使掺杂区20具有一约为1015cm-2的布植浓度。而由于掺杂区20与P型井14具有不同的掺质型态，因此在掺杂区20与P型井14相邻接的PN接合(junction)区域会产生一空乏区(depletion region)22，作为感光二极管感应光电流的区域。
由于习知方法是利用高剂量与高能量的砷原子做为掺质以形成掺杂区20，因此高剂量的掺杂区20与P型井14接合后所形成的空乏区22将相对地产生比较窄的接合宽度，而使得光感测区16实际的受光区域(real active region)减少，也即使得空乏区22在感光二极管受光的状态下所能感应到的光电流下降，并降低讯号噪声比，进而减弱感光二极管的讯号感测度。
此外，由高布植能量的离子布植制程所形成的掺杂区20相对地也具有较深的接合深度。因此，当感光二极管受到短波长光(例如蓝光)的照射时，将会因为短波长光对硅芯片的穿透深度较浅，使得感光二极管的PN接合区域所能感应到的光电流偏小，造成感光二极管对短波长光的感测度不佳。而且高布植能量的离子布植制程也可能导致掺杂区20表面的晶格结构破坏，使得光电荷产生表面复合(surface recombination)的机率大为提高，因而导致光电荷的生命周期(life time)严重衰减，影响感光二极管的讯号感测度。
根据上述目的，本发明提供一种制作一感光二极管(photo diode)的光感测区的方法，该感光二极管是制作在一半导体芯片(wafer)上，且该半导体芯片表面包含有一第一导电型式的基底，以及一绝缘层设在该基底的表面并环绕在该光感测区周围，该方法包含有下列步骤
进行一第一离子布植制程，利用第二导电型式的掺质在该光感测区表面形成复数个第一掺杂区；以及进行一第二离子布植制程，利用第二导电型式的掺质在该光感测区表面形成一第二掺杂区，且该第二掺杂区与各该第一掺杂区的部分区域相重叠。
其中各该第一掺杂区以及该第二掺杂区的掺质会与相邻的该基底相作用以形成复数个空乏区(depletion region)。
其中该第一导电型式是为一N型导电型式，且该第二导电型式是为一P型导电型式。
其中该第一导电型式是为一P型导电型式，且该第二导电型式是为一N型导电型式。
其中该基底表面另包含一磊晶硅层，且各该第一掺杂区以及该第二掺杂区皆是形成在该磊晶硅层中。
其中该第一离子布植制程的掺质浓度小于该第二离子布植制程的掺质浓度。
其中该半导体芯片表面另包含一逻辑电路区，且该第二离子布植制程是在该逻辑电路区内形成至少一轻掺杂汲极(lightly doped drain，LDD)。
该方法另包含有一退火制程，用来趋入(driving-in)该第二掺杂区内的掺质。
其中形成在各该相邻的第一掺杂区之间的各该空乏区均成为完全空乏区，且各该空乏区均具有一约略为零的电容值，以增加集光区域并降低遗漏电流(dark current)，进而增加光电流(photo current)与光子转换增益(photon conversiongain)。
其中该第二掺杂区是用来作为连接该光感测区的电导线。
本发明提供一种制作一感光二极管的光感测区的方法，该光感测区是设在一半导体芯片的P型基底表面的一预定区域上，且该预定区域的周围环绕有一绝缘层，该方法包含有下列步骤进行一第一离子布植制程，在该预定区域表面形成复数个第一N型(N-type)掺杂区；以及进行一第二离子布植制程，同时在该预定区域表面形成一第二N型掺杂区，以及在该预定区域外的该半导体芯片表面形成至少一轻掺杂汲极(lightly dopeddrain，LDD)。
其中各该第一N型掺杂区以及该第二N型掺杂区的掺质会与相邻的该P型基底相作用形成复数个空乏区。
其中该第二N型掺杂区是与各该第一N型掺杂区的部分区域相重叠。
其中该P型基底表面另包含一磊晶硅层，且各该第一N型掺杂区以及该第二N型掺杂区皆是形成在该磊晶硅层中。
其中该第一离子布植制程的掺质浓度小于该第二离子布植制程的掺质浓度。
该方法另包含有一退火制程，用来趋入(driving-in)该第二N型掺杂区内的掺质。
其中形成于各该相邻的第一N型掺杂区之间的各该空乏区均成为完全空乏区，且各该空乏区均具有一约略为零的电容值，以增加集光区域并降低遗漏电流(dark current)，进而增加光电流(photo current)与光子转换增益(photonconversion gain)。
其中该第二N型掺杂区是用来作为连接该光感测区的电导线。
其中该轻掺杂汲极是设在一逻辑电路区中。
该感光二极管是制作在一半导体芯片上，该半导体芯片表面包含有一第一导电型式的基底，以及一绝缘层设在该基底表面并环绕在该光感测区周围，该光感测区包含有复数个第二导电型式的第一掺杂区设在该光感测区表面；一第二导电型式的第二掺杂区设在该光感测区表面，且该第二掺杂区是与各该第一掺杂区的部分区域相重叠；以及复数个空乏区设在该第二掺杂区与该基底相邻接区域中以及各该第一掺杂区与该基底相邻接区域中，且其中设在该第二掺杂区下方与各该相邻的第一掺杂区之间的各该空乏区均成为完全空乏区，而各该空乏区均具有一约略为零的电容值，以增加集光区域并降低遗漏电流(dark current)，进而增加光电流(photocurrent)、光子转换增益(photon conversion gain)以及该感光二极管对蓝光的感光度。
其中该绝缘层下方设有一第一导电型式掺杂井。
其中该第一导电型式为一N型导电型式，且该第二导电型式为一P型导电型式。
其中该第一导电型式为一P型导电型式，且该第二导电型式为一N型导电型式。
其中该基底表面另包含一磊晶硅层，且各该第一掺杂区以及该第二掺杂区皆系形成在该磊晶硅层中。
其中各该第一掺杂区的掺质浓度小于该第二掺杂区的掺质浓度。
其中该第二掺杂区是用来作为连接该光感测区的电导线。
由于本发明是利用第一离子布植制程在基底中形成复数个第一掺杂区，因此可以藉由增加各该第一掺杂区与其相邻接的基底之间的接触面积来有效增加感光二极管的感光面积，进而改善感光二极管的讯号感测度。此外，由于本发明的第二掺杂区是重叠在各该第一掺杂区的上方区域，因此由第二掺杂区与其相邻接的基底所形成的空乏区是设在邻近基底表面的位置，以有效提升感光二极管对于短波长光线(例如蓝光)的灵敏度。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举实施方式，并配合附图，作详细说明如下
图6为本发明另一实施例的一感光二极管的光感测区的结构示意图。
如图3所示，随后利用一微影制程在P型基底32表面上形成一光阻层40，以在光感测区中定义出复数个轻掺杂区的位置。接着进行一第一离子布植制程，利用N型掺质，如砷原子(arsenic，As)或磷原子(phosphorus，P)等来对P型基底32进行掺杂，以形成复数个掺杂区42。之后，完全去除半导体芯片30表面的光阻层40。
如图4所示，接下来再利用另一微影制程在P型基底32表面上形成一光阻层44，以于光感测区中定义一重掺杂区的位置。接着，利用光阻层44作为屏蔽，进行一第二离子布植制程，以在光感测区表面形成一掺杂区46，并使掺杂区46与掺杂区42的上方区域相重叠。值得注意的是，第二离子布植制程的能量应小于第一离子布植制程的能量，以使掺杂区46与P型磊晶硅层34产生的接合深度小于掺杂区42与P型磊晶硅层34产生的接合深度。此外，第二离子布植制程的掺质可与第一离子布植制程所使用的掺质相同，也即利用N型掺质，例如砷原子或磷原子等来作为掺质，然而第一离子布植制程的掺质浓度应小于第二离子布植制程的掺质浓度。
如图5所示，最后再进行一退火制程，以使掺杂区42与掺杂区46内的掺质趋入(driving-in)P型磊晶硅层34，并且在掺杂区42与P型磊晶硅层34相邻接区域以及在掺杂区46与P型磊晶硅层34相邻接区域形成复数个空乏区48，完成光感测区的制作。
由于本发明是利用第一离子布植制程在P型磊晶硅层34中形成复数个掺杂区42，因此可以藉由增加掺杂区42与其相邻接的P型磊晶硅层34之间的接触面积来有效增加感光二极管的感光面积，也即增加空乏区48的面积，以增加光电流并改善感光二极管的讯号感测度。此外，本发明另在P型磊晶硅层34表面设有一掺杂区46，因此可以藉由掺杂区46与其相邻接的P型磊晶硅层34在掺杂区46下方形成较浅的空乏区，以有效提升感光二极管对于短波长光线(例如蓝光)的灵敏度。
再者，由于本发明的感光二极管结构是使掺杂区46覆盖在复数个掺杂区42上方，因此可以利用掺杂区46来当作连接光感测区的导线，并且使各个掺杂区42均获得一相同电压。如此一来，由于空乏区48两侧的掺杂区42具有相同电压，因此可使空乏区48成为完全空乏区(也即断路(open)的状态)，而获得一约略为零的电容值，以增加集光区域并降低遗漏电流(dark current)。而在提高空乏区48的光电流并降低其电容值的情形下，则感光二极管的光子转换增益(photon conversion gain)也随之增加，以有效改善感光二极管的效能。
请参考图6，图6是为本发明另一实施例的一感光二极管的光感测区的结构示意图。此一实施例是藉由感光二极管制程以及MOS晶体管制程的整合来简化生产流程。如图6所示，一半导体芯片50包含有一P型基底52，一光感测区54以及一逻辑电路区56设在P型基底52表面，且光感测区54以及一逻辑电路区56之间设有复数个绝缘层62，例如浅沟隔离结构。其中光感测区54是用来形成一感光二极管，而逻辑电路区56是用来形成一MOS晶体管。为了改善感光二极管的电性表现，本发明可选择性在P型基底52上设置一P型磊晶硅层58，以及在绝缘层62下方设置复数个P型井60。
光感测区54内包含有复数个轻掺杂区64，一重掺杂区66覆盖在轻掺杂区64表面，以及复数个由P型磊晶硅层58与其相邻接的掺杂区64、66内的N型掺质所形成的空乏区72。逻辑电路区56内包含设有一闸极68，以及一轻掺杂汲极(lightly doped drain，LDD)70设在闸极68两侧的P型磊晶硅层58中。值得注意的是，掺杂区66与轻掺杂汲极70是经由同一道离子布植制程所形成，以减少掺杂区66表面的晶格结构破坏，降低光电荷的表面复合以及漏电流现象，并且整合感光二极管与MOS晶体管的制程，降低生产成本。
相较于习知技术，本发明是利用第一离子布植制程在基底中形成复数个轻掺杂区，因此可以藉由增加各该轻掺杂区与其相邻接的基底之间的接触面积来有效增加感光二极管的感光面积，进而改善感光二极管的讯号感测度。此外，由于本发明的重掺杂区是重叠在各该第一掺杂区的上方区域，因此由重掺杂区与其相邻接的基底所形成的空乏区是设在邻近基底表面的位置，能有效提升感光二极管对于短波长光线的灵敏度。并且因为各空乏区是为完全空乏区，因此可增加集光区域并降低遗漏电流，进而增加光电流与光子转换增益。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求书范围所界定的为准。
权利要求
1.一种制作一感光二极管(photo diode)的光感测区的方法，该感光二极管是制作在一半导体芯片(wafer)上，且该半导体芯片表面包含有一第一导电型式的基底，以及一绝缘层设在该基底的表面并环绕在该光感测区周围，其特征在于该方法包含有下列步骤进行一第一离子布植制程，利用第二导电型式的掺质在该光感测区表面形成复数个第一掺杂区；以及进行一第二离子布植制程，利用第二导电型式的掺质在该光感测区表面形成一第二掺杂区，且该第二掺杂区与各该第一掺杂区的部分区域相重叠。
2.如权利要求1所述的方法，其特征在于其中各该第一掺杂区以及该第二掺杂区的掺质会与相邻的该基底相作用以形成复数个空乏区(depletion region)。
3.如权利要求1所述的方法，其特征在于其中该第一导电型式为一N型导电型式，且该第二导电型式为一P型导电型式。
4.如权利要求1所述的方法，其特征在于其中该第一导电型式是为一P型导电型式，且该第二导电型式是为一N型导电型式。
5.如权利要求1所述的方法，其特征在于其中该基底表面另包含一磊晶硅层，且各该第一掺杂区以及该第二掺杂区皆是形成在该磊晶硅层中。
6.如权利要求1所述的方法，其特征在于其中该第一离子布植制程的掺质浓度小于该第二离子布植制程的掺质浓度。
7.如权利要求1所述的方法，其特征在于其中该半导体芯片表面另包含一逻辑电路区，且该第二离子布植制程是在该逻辑电路区内形成至少一轻掺杂汲极(lightly doped drain，LDD)。
8.如权利要求1所述的方法，其特征在于该方法另包含有一退火制程，用来趋入(driving-in)该第二掺杂区内的掺质。
9.如权利要求8所述的方法，其特征在于其中形成在各该相邻的第一掺杂区之间的各该空乏区均成为完全空乏区，且各该空乏区均具有一约略为零的电容值，以增加集光区域并降低遗漏电流(dark current)，进而增加光电流(photocurrent)与光子转换增益(photon conversion gain)。
10.如权利要求1所述的方法，其特征在于其中该第二掺杂区是用来作为连接该光感测区的电导线。
11.一种制作一感光二极管的光感测区的方法，其特征在于该光感测区是设在一半导体芯片的P型基底表面的一预定区域上，且该预定区域的周围环绕有一绝缘层，该方法包含有下列步骤进行一第一离子布植制程，在该预定区域表面形成复数个第一N型(N-type)掺杂区；以及进行一第二离子布植制程，同时在该预定区域表面形成一第二N型掺杂区，以及在该预定区域外的该半导体芯片表面形成至少一轻掺杂汲极(lightly dopeddrain，LDD)。
12.如权利要求11所述的方法，其特征在于其中各该第一N型掺杂区以及该第二N型掺杂区的掺质会与相邻的该P型基底相作用形成复数个空乏区。
13.如权利要求11所述的方法，其特征在于其中该第二N型掺杂区是与各该第一N型掺杂区的部分区域相重叠。
14.如权利要求11所述的方法，其特征在于其中该P型基底表面另包含一磊晶硅层，且各该第一N型掺杂区以及该第二N型掺杂区皆是形成在该磊晶硅层中。
15.如权利要求11所述的方法，其特征在于其中该第一离子布植制程的掺质浓度小于该第二离子布植制程的掺质浓度。
16.如权利要求11所述的方法，其特征在于该方法另包含有一退火制程，用来趋入(driving-in)该第二N型掺杂区内的掺质。
17.如权利要求16所述的方法，其特征在于其中形成在各该相邻的第一N型掺杂区之间的各该空乏区均成为完全空乏区，且各该空乏区均具有一约略为零的电容值，以增加集光区域并降低遗漏电流(dark current)，进而增加光电流(photo current)与光子转换增益(photon conversion gain)。
18.如权利要求11所述的方法，其特征在于其中该第二N型掺杂区是用来作为连接该光感测区的电导线。
19.如权利要求11所述的方法，其特征在于其中该轻掺杂汲极是设在一逻辑电路区中。
20.一种感光二极管的光感测区，其特征在于该感光二极管是制作在一半导体芯片上，该半导体芯片表面包含有一第一导电型式的基底，以及一绝缘层设于该基底表面并环绕在该光感测区周围，该光感测区包含有复数个第二导电型式的第一掺杂区设在该光感测区表面；一第二导电型式的第二掺杂区设在该光感测区表面，且该第二掺杂区是与各该第一掺杂区的部分区域相重叠；以及复数个空乏区设在该第二掺杂区与该基底相邻接区域中以及各该第一掺杂区与该基底相邻接区域中，且其中设在该第二掺杂区下方与各该相邻的第一掺杂区之间的各该空乏区均成为完全空乏区，而各该空乏区均具有一约略为零的电容值，以增加集光区域并降低遗漏电流(dark current)，进而增加光电流(photocurrent)、光子转换增益(photon conversion gain)以及该感光二极管对蓝光的感光度。
21.如权利要求20所述的光感测区，其特征在于其中该绝缘层下方设有一第一导电型式掺杂井。
22.如权利要求20所述的光感测区，其特征在于其中该第一导电型式为一N型导电型式，且该第二导电型式为一P型导电型式。
23.如权利要求20所述的的光感测区，其特征在于其中该第一导电型式为一P型导电型式，且该第二导电型式为一N型导电型式。
24.如权利要求20所述的光感测区，其特征在于其中该基底表面另包含一磊晶硅层，且各该第一掺杂区以及该第二掺杂区皆是形成在该磊晶硅层中。
25.如权利要求20所述的光感测区，其特征在于其中各该第一掺杂区的掺质浓度小于该第二掺杂区的掺质浓度。
26.如权利要求20所述的光感测区，其特征在于其中该第二掺杂区是用来作为连接该光感测区的电导线。
全文摘要
本发明提供一种在一半导体芯片上制作一感光二极管的光测区的方法，该半导体芯片表面包含有一第一导电型式的基底，以及一绝缘层设在该基底的表面并环绕在该光感测区周围。本发明方法是先进行一第一离子布植制程，以利用第二导电型式的掺质在该光感测区表面形成复数个第一掺杂区，随后进行一第二离子布植制程，以利用第二导电型式的掺质在该光感测区表面形成一第二掺杂区，并使该第二掺杂区与各该第一掺杂区的部分区域相重叠。
文档编号H01L27/146GK1467860SQ0310911
公开日2004年1月14日 申请日期2003年4月3日 优先权日2002年6月26日
发明者林良华, 陈立哲 申请人:联华电子股份有限公司