专利名称：防止驱动器静电放电的方法
技术领域：
本发明涉及一种防止驱动器静电放电的方法，特别涉及一种防止由于人体放电或环境对驱动器产生静电放电的方法。
背景技术：
在互补金属氧化物半导体(CMOS)集成电路中，随着技术的不断进步，元件的尺寸已缩减到深次微米(deep-submicron)阶段，以增进集成电路(IC)的性能及运算速度，以及降低每颗芯片的制造成本。但随着元件尺寸的缩减，却出现了一些可靠度的问题。
在次微米技术中，为了克服所谓热载子(Hot-Carrier)问题而发展出了轻掺杂(Lightly-Doped Drain，LDD)制程与结构；为了降低CMOS元件的漏极与源极的寄生电阻(sheet resistance)Rs与Rd，而发展出金属硅化制程；为了降低CMOS元件的栅极的寄生电阻Rg，而发展出多晶金属硅化制程；在更进步的制程中把金属硅化与多晶金属硅化一起制造，而发展出所谓的自行校准硅化制程。
在1.0微米(含)以下的先进制程中都使用上述几种重要的制程技术，以提升集成电路的运算速度及可靠度。CMOS元件虽然因为上述先进的制程技术而更加缩小了元件尺寸，然而却因此导致了次微米CMOS集成电路对静电放电(Electrostatic Discharge；ESD)的防护能力的下降。
一般产品所使用的外界环境均可产生静电，因此CMOS集成电路因ESD而损伤的情形比较严重。举例来说，当一常用的输出缓冲级元件的信道宽度固定在300微米(μm)时，用2微米传统技术制造的NMOS元件的可耐压超过3千伏特(人体放电模式)；用1微米制程加上LDD技术制造的元件，其ESD耐压度不到2千伏特；用1微米制程加上LDD及金属硅化技术制造的元件，其ESD耐压度仅约1千伏特左右。由此可知，就算元件的尺寸大小不变，因制程的改进，元件的ESD防护能力也会大幅地滑落；就算把元件的尺寸加大，其ESD耐压度也不见得成正比地提升，并且元件尺寸增大会导致所占布局面积也增大，整个芯片大小也会增大，其对静电放电的承受能力却反而严重地下降，许多深次微米CMOS集成电路产品都面临了这个棘手的问题。
人体放电模式(Human-Body Model；HBM)的ESD是指因人体在地上走动磨擦或其它因素而在人体上累积静电，当此人碰触IC时，人体上的静电便会经由IC的脚而进入IC内，再经由IC放电到接地点。此放电的过程会在短到几百毫微秒的时间内产生数安培的瞬间放电电流，此电流会将IC内的元件烧毁。
同时因为集成电路技术快速地发展，液晶显示器(LCD)驱动器也随之进入了新的时代。尤其在集积度与整合度上，共接极与讯号区段愈来愈多，功能也愈来愈强，但是芯片的面积却维持不变，或者比原来更小。
一般电子产品尤其是手持电子产品，常因人体放电而通过空气使产品内的驱动器产生静电放电。以手机为例，该液晶显示驱动器设置在移动电话的手持处，因为人体放电的因素，以及手机壳体与内部元件之间的空隙，可使人体放电通过此空隙内空气的传导而产生静电放电，于是将产生大电磁场，从而产生不稳定的电源供应，这样，高电压脉冲会在很短的时间内持续干扰液晶显示驱动器。即第一电源供应线(VDD)和第二电源供应线(VSS)将会有无数的上下弹跳脉冲通过。
在此情况，液晶显示驱动器的内部缓存器将失去保持数据的能力，因而将改变缓存器的数据值，使用者将会发现液晶显示上的显示展出功能失败。
发明内容
于是，本发明的主要目的在于解决上述已有缺陷，为避免该缺陷的存在，本发明提供一种防止驱动器静电放电的方法，其目的在于解决人体放电或环境对驱动器所产生的静电放电问题。
为达到上述目的，本发明的方法是在第一电源供应线和第二电源供应线的中间段各设置一第一螺旋线段与第二螺旋线段，之后再接入逻辑区块，通过该螺旋线段所产生的额外电感阻止驱动器内电流的突然变化。因此，当人体放电或环境对驱动器产生的静电放电时，在受高电压脉冲持续攻击几个毫微秒后，其能够保持驱动器内部电压的水准。
图1是已有的第一电源供应线(VDD)和第二电源供应线(VSS)的示意图。
图2是本发明的第一电源供应线(VDD)和第二电源供应线(VSS)的实施例示意图。
图3是本发明的另一实施例的示意图。
具体实施例方式
有关本发明的详细内容及技术说明，现结合
如下请参阅图1所示，是已有的第一电源供应线(VDD)和第二电源供应线(VSS)的示意图。如图所示目前驱动器10内的逻辑区块20均将第一电源供应线21与第二电源供应线22直接拉出。
请参阅图2所示，是本发明的第一电源供应线(VDD)和第二电源供应线(VSS)的实施例示意图。如图所示本发明的方法是在驱动器10内的逻辑区块20的第一电源供应线21和第二电源供应线22的中间段各设置一第一螺旋线段32与第二螺旋线段33，之后再接入逻辑区块20。同时在逻辑区块20内设置一储存电容31，该储存电容31耦接于第一电源供应线21和第二电源供应线22之间，并且在与逻辑区块20内的元件耦接之前。通过该螺旋线段32、33所产生的额外电感可阻止驱动器10内电流的突然变化。因此，当人体放电或环境对驱动器10产生静电放电时，在受高电压脉冲持续攻击几个毫微秒后，其仍然能够保持驱动器10内部电压的水准。
也可将该储存电容31设置在逻辑区块20之外，如图3所示，同样的，该储存电容31耦接于第一电源供应线21和第二电源供应线22之间，并在第一螺旋线段32与第二螺旋线段33接入逻辑区块20之前。如图所示为驱动器10与逻辑区块20的电路布局设计。
其中，该第一螺旋线段32与第二螺旋线段33的电感值为1nH(nano-Henry，毫微亨)至2nH之间，而储存电容31的静电容量为0.5nF(nano-Farady，毫微法)至1nF之间。
同时，本发明的设计比较简单，因而可与驱动器10与逻辑区块20的电路布局设计一起考虑，在制程上无需特别更改，在一般已使用的驱动器10中，可快速地加入该设计。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
权利要求
1.一种防止驱动器静电放电的方法，在所述驱动器(10)内具有一逻辑区块(20)，所述逻辑区块(20)接有第一电源供应线(21)和第二电源供应线(22)，其对外连接电源，用于所述第一电源供应线(21)和所述第二电源供应线(22)之间的防止静电放电的方法，其特征在于所述第一电源供应线(21)和所述第二电源供应线(22)的中间段各设置一第一螺旋线段(32)与第二螺旋线段(33)；同时在所述逻辑区块(20)内设一储存电容(31)，所述储存电容(31)耦接于所述第一电源供应线(21)和所述第二电源供应线(22)之间，并在与所述逻辑区块(20)内的元件耦接之前；通过所述第一螺旋线段(32)与所述第二螺旋线段(33)所产生的额外电感可阻止所述驱动器(10)内电流的突然变化。
2.根据权利要求1所述的防止驱动器静电放电的方法，其特征在于，所述储存电容(31)可设置于所述逻辑区块(20)之外。
3.根据权利要求1所述的防止驱动器静电放电的方法，其特征在于，所述第一螺旋线段(32)与所述第二螺旋线段(33)的电感值在1nH至2nH之间。
4.根据权利要求1所述的防止驱动器静电放电的方法，其特征在于，所述储存电容(31)的静电容量在0.5nF至1nF之间。
全文摘要
本发明公开了一种防止驱动器静电放电的方法，其是在第一电源供应线和第二电源供应线的中间段各设置一第一螺旋线段与第二螺旋线段后再接入逻辑区块，通过该螺旋线段所产生的额外电感可阻止驱动器内电流的突然变化，因此，当人体放电或环境对驱动器产生静电放电时，在受高电压脉冲持续攻击几个毫微秒后，其仍然能够保持驱动器内部电压的水准。
文档编号H01L23/58GK1601744SQ0312646
公开日2005年3月30日 申请日期2003年9月28日 优先权日2003年9月28日
发明者陈瑜 申请人:矽创电子股份有限公司