专利名称：一种半导体产品可靠性的测量方法
技术领域：
本发明涉及一种半导体产品可靠性的测量方法，尤指一种PMOS晶体管的负偏压以及温度不稳定性(Negative Bias Temperature Instability，NBTI)的测量方法。
背景技术：
随着半导体组件制程缩减，半导体产品的负偏压以及温度不稳定性(Negative Bias Temperature Instability，NBTI)成为影响产品稳定度与性能的关键所在。根据N.Kimizuka等人发表的论文(VLSI Tech.，p.73，1999)指出，当氧化层厚度小于3.5nm时，由于NBTI造成PMOS晶体管的起始电压偏移，进而限制该半导体组件的使用寿命(lifetime)。
虽然近几年来已经有相当多针对NBTI的学术研究，然而其中详细的机制并未能完全了解。因此现阶段有关NBTI的测量方法是直接将封装阶段(packagelevel)或是晶圆阶段(wafer level)的样品置于一高偏压(high bias)以及一高温环境下，经过一段至少105秒时间的测量。请参考图1，图1为习知半导体组件可靠性的测量方法，如图1所示，一PMOS晶体管10形成于一半导体芯片的N型基底12上，习知测量方法是将该半导体芯片置于一高温环境并且于PMOS晶体管10的栅极16施加一高偏压14，再经过一段测量时间之后，量测PMOS晶体管10的起始电压(threshold voltage)，并且与其尚未进行测量时的起始电压作一数值运算以得到该起始电压的变化值，进而估算该半导体组件的可靠性。
由于上述的习知方法至少需要105秒的长时间对半导体组件进行高偏压以及高温条件的起始电压变化测量，不但需要人为操作，同时也耗费时间，造成产品制造成本的增加。
发明内容
因此本发明的主要目的即在提供一种半导体产品可靠性的测量方法，以解决上述问题。
本发明的上述目的是由如下技术方案来实现的。
一种半导体产品可靠性的测量方法，该方法包含有下列步骤提供一半导体芯片，该半导体芯片上包含多个金属氧化半导体(Metal-oxide-Semiconductor，MOS)晶体管；于一测量时间内将该半导体芯片置于一强制温度(stress temperature)的环境下，同时对该MOS晶体管施加一强制电压(stress voltage)；于该测量时间内定义多个量测时间点，并且于各该量测时间点量测该MOS晶体管的起始电压(threshold voltage)变化值，以建立一组实验数据；提供一起始电压变化值(ΔVth)与时间(t)的关系模型；以及利用该组实验数据以及该关系模型描绘一关系曲线以预测该MOS晶体管于超过该测量时间长度时表现的起始电压变化值。
所述的一种半导体产品可靠性的测量方法，其特征是该起始电压变化值(ΔVth)与时间(t)的模型是ΔVth(t)＝B1[1-exp(-t/τ1)]+B2[1-exp(-t/τ2)]；所述的一种半导体产品可靠性的测量方法，其特征是该关系模型的B1以及B2是一接口缺陷常数，并且τ1以及τ2是一时间常数。
所述的一种半导体产品可靠性的测量方法，其特征是该多个MOS晶体管包含有NMOS(N-channel MOS)、PMOS(P-channel MOS)以及CMOS(C-channel MOS)晶体管。
所述的一种半导体产品可靠性的测量方法，其特征是该测量方法是用来测量该半导体产品的负偏压以及温度不稳定性(Negative Bias TemperatureInstability，NBTI)。
所述的一种半导体产品可靠性的测量方法，其特征是该测量时间长度为103～104秒。
所述的一种半导体产品可靠性的测量方法，其特征是在描绘该关系曲线之前是先利用该组实验数据对该关系模型进行一曲线拟合(curve-fitting)方法。
本发明还提供一种P型金属氧化半导体(P-channel Metal-oxide-Semiconductor，PMOS)晶体管的负偏压以及温度不稳定性(Negative BiasTemperature Instability，NBTI)测量方法，该PMOS晶体管是制作于一半导体芯片上，该方法包含有下列步骤于一测量时间内将该半导体芯片置于一强制温度(stress temperature)的环境下，同时对该PMOS晶体管施加一强制电压(stress voltage)；于该测量时间内定义多个量测时间点，并且于各该量测时间点量测该PMOS晶体管的起始电压(threshold voltage)变化值，以建立一组实验数据；提供一起始电压变化值(ΔVth)与时间(t)的关系模型，该模型是ΔVth(t)＝B1[1-exp(-t/τ1)]+B2[1-exp(-t/τ2)]；以及利用该组实验数据以及该关系模型描绘一关系曲线以预测该PMOS晶体管于超过该测量时间长度时表现的起始电压变化值。
所述的P型金属氧化半导体晶体管的负偏压以及温度不稳定性测量方法，其特征是该测量时间长度约为103-104秒。
所述的P型金属氧化半导体晶体管的负偏压以及温度不稳定性测量方法，其特征是该模型的B1以及B2是一接口缺陷常数，并且τ1以及τ2是一时间常数。
所述的P型金属氧化半导体晶体管的负偏压以及温度不稳定性测量方法，其特征是在描绘该关系曲线之前是先利用该组实验数据对该关系模型进行一曲线拟合(curve-fitting)方法。
本发明的最佳实施例是于一测量时间内将一半导体芯片置于一强制温度(stress temperature)的环境并且施加一强制电压(stress voltage)，然后量测该半导体芯片上的MOS晶体管的起始电压(threshold voltage)变化值，以建立一组实验数据。最后利用该组实验数据以及一起始电压变化值(ΔVth)与时间(t)的关系模型以描绘该MOS晶体管起始电压变化值的关系曲线。
本发明的优点在于由于本发明可靠性的测量方法是利用一组实验数据以及一关系模型以描绘起始电压变化值的关系曲线，因此仅需对一半导体组件进行一短时间的测量即可藉由该关系曲线预测该组件于一较长时间的起始电压变化值，故能有效避免耗费大量人力以及时间成本。
为对本发明的特征、功效有进一步了解，兹列举具体实施例并结合附图详细说明如下
图1为习知一半导体组件可靠性的测量方法。
图2为一PMOS晶体管于不同强制温度下其起始电压变化值与时间的关系图。
具体实施例方式
本发明的半导体产品可靠性的测量方法是先提供一半导体芯片，该半导体芯片上包含有NMOS(N-channel MOS)、PMOS(P-channel MOS)以及CMOS(C-channel MOS)晶体管，然后依照图1所示的习知测量方法，将该半导体芯片置于一强制温度(stress temperature)的环境下，同时对PMOS晶体管施加一强制电压(stress voltage)。与习知方法不同的是，本发明的方法仅需于103-104秒的测量时间内定义多个量测时间点，并且于各该量测时间点量测PMOS晶体管的起始电压(threshold voltage)变化值，以建立一组实验数据。同时，本发明提供一起始电压变化值(ΔVth)与时间(t)的关系模型ΔVth(t)＝B1[1-exp(-t/τ1)]+B2[1-exp(-t/τ2)]其中B1以及B2是一接口缺陷常数，并且τ1以及τ2是一时间常数，利用该组实验数据对上述的关系模型进行一曲线拟合(curve-fitting)方法，以求出B1、B2以及τ1、τ2的数值，即可将该模型描绘为一起始电压变化值与时间(ΔVthV.S.t)的关系曲线，以预测PMOS晶体管于超过该测量时间长度时表现的起始电压变化值。
图2与表一为本发明方法的应用实例。请参考图2，图2是将一PMOS晶体管分别置于180℃、140℃、115℃以及40℃的环境中，并且施加一-2.75伏特(V)的强制电压，其起始电压变化值(ΔVm)随着测量时间(stress time)的变化情形。图2中不同形状的测点分别代表该PMOS晶体管于上述四种不同的强制温度条件下，于六个测量时间点测量其起始电压变化值得到的实验数据。其中矩形代表强制温度为180℃、三角形代表强制温度为140℃、圆形代表强制温度为115℃，而菱形代表强制温度为40℃。将不同强制温度得到的实验数据分别对本发明提供的关系模型进行一曲线拟合方法，即可求得于各该强制温度下该关系模型中接口缺陷常数B1、B2以及时间常数τ1、τ2的数值，其结果如表一所示。
在该关系模型中各常数数值已经求得的情况下，即可以利用该关系模型描绘一起始电压变化值与时间(ΔVthV.S.t)的关系曲线。如图2所示，图2中由上至下的四条曲线即分别代表该PMOS晶体管分别于180℃、140℃、115℃以及40℃的强制温度下，其起始电压变化值与时间(ΔVthV.S.t)的关系曲线，因此，由各该关系曲线可以预测该PMOS晶体管于任一时间长度所表现的起始电压变化。
表一由于本发明方法是利用于一短测量时间内获得的实验数据对一起始电压变化值与时间的关系模型进行一曲线拟合方法，进而描绘一半导体组件的起始电压变化值与时间的关系曲线，因此可以预测该半导体组件于任意时间长度内表现的起始电压变化。本发明提供了一快速且准确的半导体产品的负偏压以及温度不稳定性(Negative Bias Temperature Instability，NBTI)的测量方法。
相较于习知测量方法，本发明仅需对一半导体组件进行一短时间的测量即可预测该半导体组件于一较长时间的起始电压变化值，以避免耗费大量人力以及时间成本。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种半导体产品可靠性的测量方法，该方法包含有下列步骤提供一半导体芯片，该半导体芯片上包含多个金属氧化半导体晶体管；于一测量时间内将该半导体芯片置于一强制温度的环境下，同时对该MOS晶体管施加一强制电压；于该测量时间内定义多个量测时间点，并且于各该量测时间点量测该MOS晶体管的起始电压变化值，以建立一组实验数据；提供一起始电压变化值ΔVth与时间t的关系模型；以及利用该组实验数据以及该关系模型描绘一关系曲线以预测该MOS晶体管于超过该测量时间长度时表现的起始电压变化值。
2.根据权利要求1所述的一种半导体产品可靠性的测量方法，其特征是该起始电压变化值ΔVth与时间t的模型是ΔVth(t)＝B1[1-exp(-t/τ1)]+B2[1-exp(-t/τ2)]。
3.根据权利要求2所述的一种半导体产品可靠性的测量方法，其特征是该关系模型的B1以及B2是一接口缺陷常数，并且τ1以及τ2是一时间常数。
4.根据权利要求1所述的一种半导体产品可靠性的测量方法，其特征是该多个MOS晶体管包含有NMOS、PMOS以及CMOS晶体管。
5.根据权利要求1所述的一种半导体产品可靠性的测量方法，其特征是该测量方法是用来测量该半导体产品的负偏压以及温度不稳定性。
6.根据权利要求1所述的一种半导体产品可靠性的测量方法，其特征是该测量时间长度为103-104秒。
7.根据权利要求1所述的一种半导体产品可靠性的测量方法，其特征是在描绘该关系曲线之前是先利用该组实验数据对该关系模型进行一曲线拟合方法。
8.一种P型金属氧化半导体晶体管的负偏压以及温度不稳定性测量方法，该PMOS晶体管是制作于一半导体芯片上，该方法包含有下列步骤于一测量时间内将该半导体芯片置于一强制温度的环境下，同时对该PMOS晶体管施加一强制电压；于该测量时间内定义多个量测时间点，并且于各该量测时间点量测该PMOS晶体管的起始电压变化值，以建立一组实验数据；提供一起始电压变化值ΔVth与时间t的关系模型，该模型是ΔVth(t)＝B1[1-exp(-t/τ1)]+B2[1-exp(-t/τ2)]；以及利用该组实验数据以及该关系模型描绘一关系曲线以预测该PMOS晶体管于超过该测量时间长度时表现的起始电压变化值。
9.根据权利要求8所述的P型金属氧化半导体晶体管的负偏压以及温度不稳定性测量方法，其特征是该测量时间长度约为103-104秒。
10.根据权利要求8所述的P型金属氧化半导体晶体管的负偏压以及温度不稳定性测量方法，其特征是该模型的B1以及B2是一接口缺陷常数，并且τ1以及τ2是一时间常数。
11.根据权利要求8所述的P型金属氧化半导体晶体管的负偏压以及温度不稳定性测量方法，其特征是在描绘该关系曲线之前是先利用该组实验数据对该关系模型进行一曲线拟合方法。
全文摘要
一种半导体产品可靠性的测量方法。该方法是将一半导体芯片置于一强制温度(stress temperature)的环境内以一测量时间并施加一强制电压(stress voltage)，然后量测该半导体芯片上的MOS晶体管的起始电压(threshold voltage)变化值，以建立一组实验数据。最后利用该组实验数据以及一起始电压变化值(ΔV
文档编号H01L21/66GK1604296SQ0312649
公开日2005年4月6日 申请日期2003年9月29日 优先权日2003年9月29日
发明者刘传玺 申请人:联华电子股份有限公司