互连的掺杂剂界面的形成的制作方法

专利名称：互连的掺杂剂界面的形成的制作方法
技术领域：
本发明一般地涉及微电子器件的处理，更具体地说，本发明涉及掺杂金属在微电子器件制造中的应用。
背景技术：
在半导体器件的制造中，出于各种目的，可以将各种金属沉积至衬底上。例如，层间电介质(ILD)材料可以被沉积，并通过沟槽对其进行图案化。然后，可以将金属材料置于沟槽中，以形成互连线或“迹线”(traces)。
通常首先在沟槽内形成一个阻挡层，以防止在器件的使用过程中，金属离子通过扩散进入ILD材料或衬底中。例如，可以首先在沟槽的底部以及侧面沉积一个钽阻挡层，之后，再向沟槽的剩余部分填充诸如铜的导电的金属材料。在电路的使用过程中，当电流流过金属线时，该阻挡层可以防止导电金属离子扩散出沟槽。这种通常被称为电迁移的扩散最终可能导致在金属线中形成空洞，而这可能导致使用效果变差，甚至导致器件故障。因此，可以利用阻挡层的最初沉积来减少在集成电路预期使用寿命期间的电迁移。
遗憾的是，按上述方法形成的阻挡层并不能完全阻止所有金属离子的扩散或迁移。例如，当沉积的金属是铜时，即使是钽也不能阻止铜离子大量迁移出沟槽，而钽对于铜而言是一种相当好的阻挡材料。对于金属线来说，铜是非常理想的，因为铜的电导率大，而且在制造过程中易于处理。但是，铜的扩散性也很强，通常很难将其完全隔离。因此，在按照传统工艺制备的铜金属线中，由电迁移诱发的空洞产生的概率很高，而这是人们所不希望的。


图1是示出了按照本发明一个实施例的半导体封装件以及其中的金属线的横截面视图。
图2是示出了按照本发明一个实施例的处于制造阶段中的金属线的横截面视图。
图3是示出了按照本发明一个实施例的处于后续制造阶段的图2中的金属线的横截面视图。
图4是示出了按照本发明一个实施例的含有金属线的管芯的横截面示意图。
图5是示出了按照本发明一个实施例的处于退火阶段的图4中的管芯的横截面视图。
图6是按照本发明一个实施例的方法的流程图。
图7是示出了按照本发明一个实施例的具有金属线和连接通孔的管芯的横截面视图。
具体实施例方式
在下面的描述中给出了很多具体细节。但是，应当理解，没有这些具体细节也可以实现本发明的实施例。在另外一些实例中，没有示出公知的结构和技术，以免喧宾夺主、影响对说明书的理解。
“一个实施例”、“实施例”、“实例”、“各种实施例”等提法表示以该方式所描述的本发明的实施例中可能包括具体的特征、结构或特性，但不一定每个实施例中都包括所述的具体特征、结构或特性。此外，重复使用词组“在一个实施例中”，并不一定是指同一个实施例，虽然也有可能是指同一个实施例。
某些实施例涉及通过对用于形成导电结构的金属材料进行掺杂，然后对导电结构进行退火以便将掺杂剂材料驱赶到导电结构的边界，来在微电子器件中制备导电互连结构的方法。掺杂剂在边界处的这种富集可以减小操作时导电结构所遇到的电迁移的程度。在一个具体实施例中，所述导电结构为包括位于管芯(die)或衬底上的导电线和/或通孔(via)的互连结构。虽然下面的描述中所提到的各种导电结构是金属的(例如铜)，但是，在各个实施例中也可以使用导电的非金属材料，如果这些材料具有与此处所描述的金属材料相同的可加工性和电特性的话。在本文中，当用作名词时，术语“线”、“互连”以及“迹线”是可以互换使用的。
现在参考图1，其中示出了半导体封装件190。半导体封装件190包括封装衬底175，封装衬底175上安置管芯150。封装衬底175可以被设计为与印刷电路板(PCB)或电子器件的其他界面相耦合。通过这种方式，封装衬底175可以作为管芯150的小型内部电路与PCB的更大型的电路之间的电的、保护性的界面。
在所描述的实施例中，管芯150通过位于管芯150下表面的焊球180与封装衬底175电耦合。焊球180与位于封装衬底175上表面的焊片185相连接。管芯150可以进一步通过未充满的粘接材料160固定于封装衬底175上。未充满的粘接材料160可以是各种材料，例如传统的环氧聚合物。
继续参考图1中的实施例，管芯150包括衬底120，衬底120上已经制备了电路层110。电路层110包括层间电介质(ILD)材料115，层间电介质材料115已被图案化，以容纳金属电路的特征或互连，例如金属线100(以横截面示出)。金属线100包括位于中心附近的金属101以及位于边界附近的掺杂剂界面105。在本公开的上下文中，掺杂剂界面可以定义为位于导电结构的边界上或边界附近的、掺杂剂材料富集的区域。虽然金属101和掺杂剂界面105在附图中被示为不同的实体，但是，它们可以逐渐混合到彼此之中，其中，在金属线100的边界附近，掺杂剂的浓度不断升高。
掺杂剂材料可以包括正电势的并且在金属线100所使用的金属中具有较低溶解性的材料。如上所述，在运行过程中，掺杂剂界面105可以防止或减少在金属线100中形成的空洞。此外，掺杂剂的正电势有助于确保充分地、有效地形成金属线100。
在电路层110的附近，示出了附加层130。在一个实施例中，附加层130可以包括由ILD材料所隔离的内部电路。此外，附加层130的实施例实际上可以包括多层内部电路，其中包括与电路层110的金属线100相似的具有掺杂剂界面的金属线。在所示出的实施例中，电路层110和附加层的130被构建在衬底120上，并且管芯被倒转过来，用于如上所述的电耦合(例如“倒装芯片”)。例如，附加层130可以包括用于与焊球180相耦合的电路。但是，并不要求管芯150具有所示出的倒装芯片构造。
图2-5示出了制备例如图1中示出的管芯150的管芯的过程中的各个阶段。在参照图2-5所描述的实施例中，示出了两条金属线的横截面。但是，电路特征的可选实施例可以使用同样的技术来制造出具有其他形状或构造的导电结构，例如使用双嵌入技术制备的通孔以及线/通孔组合。此外，图6示出了此处所描述的制备金属线和/或其他特征的方法的流程图。虽然本文的不同部分中同时参考了图6以及图2-5中的一个或多个，但是很明显，图6的方法实施例与图2-5的器件实施例可以相互独立地加以实施。
现在参考图2，图2中示出了处于制备中间阶段的管芯250。管芯250可以是更大的晶片的一部分，在所述晶片被分为单个的小方块(dice)之前，多个小方块的特征被制备在所述晶片上。在所描述的实施例中，管芯250包括衬底220，衬底220可以是各种材料，例如基于硅的材料，包括蓝宝石上硅(silicon-on-saphire)或绝缘体上硅(silicon-on-insulator)。如图6中的框610所示，可以在衬底220上沉积常规的刻蚀停止层225。刻蚀停止层225可以是基于硅的材料，例如碳化硅或氮化硅，如下面所描述的，此材料对随后引入的化学刻蚀剂具有更大的耐刻蚀性。
可以通过各种手段沉积刻蚀停止层225，例如等离子体增强化学气相沉积(PECVD)。例如，可以将晶片置于用于PECVD操作的处理室中，将用于形成刻蚀停止层225的材料以气体形式引入此处理室中。可以利用常规的压力、温度、射频(RF)及功率来产生所述气体的等离子体并引发刻蚀停止层225的沉积。例如，在一个实施例中，压力被维持在约2.0托到约10.0托之间，温度被维持在约250℃到约450℃之间，RF被维持在标准频率，并且提供了约1,600瓦到约1,800瓦的功率。类似地，下面所描述的后续的材料沉积可以采用各种技术，例如PECVD。
继续参考图2，ILD层210被沉积在刻蚀停止层225上，并通过各种光刻技术及掩膜技术进行图案化以形成沟槽207。ILD层210可以由传统的ILD材料215构成，而在沉积ILD层210的过程中，可以使用硅、碳和氧源，在制备完成后，其介电常数小于约4。
再参考图6，如框620所示，ILD材料215可以以层的形式沉积在刻蚀停止层225上。可以使用各种已知的技术以及尚待发展的技术来制备ILD层210。可以使用光刻技术在ILD层210中制备沟槽207。例如，在一个实施例中，如框630所示，通过下述方式制备沟槽207∶1)将一层光刻胶材料沉积在ILD层210上；2)将光刻胶层暴露于光或其他电磁辐射的图案下；3)对光刻胶层进行显影，以除去光刻胶层被曝光的部分(或者除去未曝光的部分)；4)使用化学刻蚀剂，将ILD层210的不再被光刻胶层所覆盖的部分(在图2中是指沟槽区域)刻蚀掉，而ILD层210的仍然被光刻胶层所覆盖的部分则保持完整；以及5)在完成刻蚀后，将剩余的光刻胶材料去除。在这些操作之后，在ILD层210中已经形成了一直深至刻蚀停止层225的沟槽207，其中所述的刻蚀停止层225已被放置在适当的位置上，以便在预定深度处停止刻蚀过程。制备沟槽的这种方法以及其他的方法都是公知的，因此没有对其进行更详尽的描述，以免喧宾夺主、影响对本发明各个实施例的理解。
在完成沟槽207的形成之后，如图6中的框640所示，可以沉积阻挡层203，然后沉积种层202，如框650所示。在最终产品的使用过程中，阻挡层203可以阻止沟槽207中的导电结构之中的金属迁移到ILD210的材料中。在一个实施例中，阻挡层203由基于钽的材料形成，但其他实施例中可以在阻挡层中使用其他材料(例如钨、钛、钴等)。阻挡层的用途以及制备方法都是公知的，因此没有对其进行更详尽的描述，以免喧宾夺主、影响对本发明各个实施例的理解。
在一个实施例中，种层202的厚度在约100埃到约3,000埃之间。在一个实施例中，种层202的厚度小于约1,000埃，种层202的沉积可以采用传统的原子层沉积技术(ALD)，以保证厚度基本均匀。种层可以是各种材料，例如铜或铜合金。
种层202的使用可以增强互连材料与沟槽207表面的粘附，其中所述互连材料随后将被置于沟槽中以形成互连。例如，在一个实施例中，通过镀覆(plating)技术施加了包括铜的互连材料200，而镀上的铜可能无法很好地粘附到阻挡层所使用的材料上。通过非镀覆技术形成初始的铜的薄的种层202，实现铜与阻挡材料之间的初始粘附，而后续的镀覆操作只需将互连材料中的铜粘附到种层的铜上，这是更容易做到的。
参考图6的框660，现在可以沉积互连材料200。在一个实施例中，通过电镀(electroplating)技术沉积互连材料200，下面将对此进行进一步的描述。但是，在其他的实施例中，也可以通过无电的方式或其他已知或尚待发展的沉积技术来沉积互连材料200。
互连材料200中包括例如铜的金属，以提供导电性，下面将对此进行进一步的描述。与其他材料例如铝相比，一般来讲，铜具有较低的电阻。互连材料200中还包括掺杂剂材料，该掺杂剂材料具有正的标准电极电势。此外，掺杂剂在互连材料200所使用的金属中的溶解度可以较低。
掺杂剂与金属的比例随着应用的不同而变化，取决于各种因素。在一个实施例中，掺杂剂的量按原子数计少于互连材料的约5(at.)％。例如，在一个实施例中，使用了金属铜和铋掺杂剂来形成互连材料200。铋在铜中的溶解度约为0.5％(或更少)，其正电势约为0.16V。因此，就溶解性而言，在互连材料200的内部所形成的任何铜铋合金中，所含有的铋的量都不会超过约0.5％，限制了铋对导电性的影响。此外，因为铋具有正电势(也就是说，而不是负电势)，所以它不会与铜发生极化从而抑制互连材料200的沉积，下面还将对此进行描述。
包括铜的互连材料200的实施例中，可以包括前述的铋掺杂剂，其中，铜作为金属。互连材料200中也可以包括另外的在铜中溶解度较低的掺杂剂材料，例如锑(Sb)、铼(Re)以及钌(Ru)。与Bi相似，Sb、Re和Ru也具有正电势。也可以包括其他材料例如碳(C)，以及下面所描述的其他添加剂。如下面所述，碳虽然并不导电，但很容易被驱赶到界面处，并且在铜中的溶解度较低。在具体实施例中，可以含有作为金属的铜以及掺杂剂的组合，掺杂剂的组合中包括Bi，以及C、Sb、Re和Ru中的一种或多种(例如，Cu-Bi，Cu-Bi-C，Cu-Bi-Sb-C，Cu-Bi-Sb，Cu-Bi-Sb-Re，Cu-Bi-Sb-Re-C，Cu-Bi-Sb-Re，Cu-Bi-C-Sb-Ru以及Cu-Bi-Sb-Ru)。在一个实施例中，掺杂剂的总量小于5(at.)％，其中，碳少于500ppm(百万分率)，其他掺杂元素的比例基本相同，但其他实施例中也可以使用其他的比例和数量。
低溶解度掺杂剂的使用促进了掺杂剂界面105(参见图1)的形成，在掺杂剂界面105处互连材料200中所包括的掺杂剂的量比金属中所能溶解的掺杂剂的量要大。通过使用在互连材料200的特定金属中具有低溶解度的掺杂剂，即使是在掺杂剂的量很小的情况下也可以生成形成掺杂剂界面的互连材料200。例如，在一个实施例中，掺杂剂在金属中的溶解度约为0.5％，但是互连材料200中包括1.5％的掺杂剂，0.5％的掺杂剂可以保持溶解状态，而1％的掺杂剂可以很容易地被驱赶，以形成掺杂剂界面。
在一个实施例中，通过电镀或电沉积的方法沉积互连材料200。在电镀中，管芯可以被置于电镀液中，电镀液中含有液体，其中包括金属和掺杂剂。在一个具体实施例中，金属含量为约10克/升(g/l)到约30g/l之间的铜，所述的铜通过硫酸铜、硝酸铜或其他合适的铜源提供；掺杂剂含量为小于约0.1摩尔/升(M)的铋，例如由柠檬酸铋或其他合适的铋盐提供。电镀液中可以包括磺酸以及盐酸。此外，电镀液中也可以包括有机添加剂，以确保沟槽207可以被自底向上填满(也就是说，在沟槽的水平底面上镀覆的速度比在沟槽侧面上镀覆的速度要快)，从而有助于防止截留空洞的形成，而如果在沟槽被镀覆材料充满之前沟槽207两个侧面上的镀层彼此相遇，就有可能会产生所述空洞。此类添加剂可以包括各种物质，例如抑制剂聚醚，抗抑制剂二硫化物以及聚胺或聚酰胺整平剂(leveler)。
在电镀中，电流流过与电镀液相接触的阳极，而待电镀的器件被浸没在电镀液中作为阴极。在无电镀中，沉积由于物理或化学反应而发生，不需要电激励。
在一个实施例中，互连材料200包括在约0.6％到约5％之间的铋，而互连材料200可以包括铋含量达到约0.5％的合金，剩余的铋可以用于形成掺杂剂界面。
上述沉积的效率通过使用例如铋的具有正电势的掺杂剂而提高。由于金属例如铜也具有正电势，因此举例来说，当被引入时，掺杂剂和金属不会发生极化。因此，沉积过程不会因为所涉及材料的极性而受阻。这也允许在用于形成管芯250上的互连材料200的电镀液中使用更小量的掺杂剂。
图2示出了在电镀操作完成后，填满沟槽207并覆盖住ILD层210表面的互连材料200。由于只有在沟槽中才需要互连材料，因此，可以使用各种技术来除去多余的互连材料。在一个实施例中，如图6中的框670所示，通过除去ILD层210表面以上的所有材料，使用化学机械抛光(CMP)实现这一去除操作。在CMP中使用了一个平面抛光盘，通过对表面进行抛光而将表面材料从管芯250研磨去除；同时使用了一种化学浆料作为抛光介质，以提高抛光操作的效率。CMP技术是公知的，因此没有对其进行更详尽的描述，以免喧宾夺主、影响对本发明各个实施例的理解。在一个实施例中，ILD层210表面以上的所有材料都被去除，而在另一个实施例中，该除去操作继续进行，将ILD层的一薄层材料也从其本身的表面去除。可以通过这种手段确保在去除操作完成之后，晶片一部分与另一部分之间处理参数的变化不会不慎将互连材料200留在ILD层210的表面上。
虽然在前述的实施例中，在镀覆之前去除了所有残留的光刻胶材料，但是在另一个实施例中(未示出)，在刻蚀后，光刻胶材料被留在表面上，并通过CMP操作去除。在这样一个实施例中，图2中的互连材料覆盖了光刻胶材料，而所述光刻胶材料反过来覆盖了ILD层210未被刻蚀的表面区域。但是，前面一段中所述的CMP操作仍然可以去除ILD层210表面以上的所有材料，产生相同的效果。
图3示出了在多余的互连材料200已经从管芯250中去除之后的结果，只在沟槽207中留下了互连材料200。因此，现在ILD层210中包括彼此之间通过ILD材料215相分隔的金属线300。如图所示，沟槽207中还具有阻挡层203作为内衬。但是，此时掺杂剂可能仍然相对均匀地分布在整个互连材料200中。
图4示出了一个单独的管芯450，具有衬底420，衬底420上承载着其中嵌有金属线430的ILD层410，所有这些都是通过前面所描述的操作制备的。与图2和图3的实施例相比，刻蚀停止层和阻挡层在图4中被省略了，因为其与后续处理无关。继续参考图4，所示出的附加层413位于ILD层410之上。附加层可以是各种材料。在一个实施例中，附加层413主要是ILD材料并可以包含电路特征，例如其中填满金属并与ILD层410中的金属线430电耦合的通孔。通过这种方式，可以提供与外部特征例如封装衬底(例如图1中的封装衬底175)的耦合。在各种实施例中，在管芯450的整体设计中，层413中可以包括各种特征并执行各种功能。而在一个实施例中，层413是其中包括互连特征的另一个层，其可以通过与ILD层210相似的方式形成，其他实施例可以在层413中提供其他特征。还可以在层413上形成一个或多个附加层(未示出)。在一个实施例中，管芯450代表已经制备完成的管芯；而在另一个实施例中，管芯450代表完成了部分制备的管芯。
在图6中的框680，对前面所形成的金属线进行退火处理，以便使掺杂剂迁移到金属线(例如图4中的金属线430)的边界处。图5示出了位于退火炉中的管芯450。退火可以发生在制备过程的不同阶段，例如1)在CMP操作之后，但在进一步处理之前；2)在诸如层413的附加层已被置于金属线上方之后；3)在晶片上的所有制备操作都已完成之后，但尚未将晶片分割为单独的小方块之前；4)在将晶片分割为单独的小方块之后；5)其他。
如图5所示，退火装置550中可以包括传送带525，管芯450随着传送带525被运送到加热元件575下方。退火装置550可以是公知的或尚待发展的半导体处理炉。相似地，加热元件575可以包括加热线圈、电磁辐射源或其他热源。在一个实施例中，退火操作可以提供约100℃到约500℃之间的温度，例如约350℃，时间可以在约1.5分钟到约2.5小时之间。
当管芯450以上述方式被加热或退火时，互连材料中的掺杂剂可以向着金属线的边界处迁移，从而使得大量掺杂剂沿着金属线的底部、边缘以及顶部发生富集。这样生产的金属线430在中心区域可以具有金属或金属合金501，而在边界附近则具有含有掺杂金属的掺杂剂界面505。例如，在一个实施例中，图4中的互连材料400中包括铜和铋，铜铋金属合金501将保留在金属线430的中心区域。同时，过量的、如上所述不能与铜形成合金的铋，将被驱赶出去，当其到达边界处时会停止下来。如前所述，虽然金属合金501和掺杂剂界面505在附图中被示为不同的实体，但是实际上，它们可以逐渐混合到彼此之中，而在边界附近，掺杂剂的浓度变得越来越高。
但是，铋在铜中一般只有一定程度的溶解性，过量的铋不再能溶于铜铋金属501中，因为其中已经容纳了最大量的铋。在对电路的后续操作中，边界区域中过量的铋可以基本完全阻挡掺杂剂界面中铜的迁移，因此防止了在这些区域中的铜的电迁移。而且，由于铋在铜中的溶解度低，金属501中最小量的铋对于金属线430导电性的影响最小。因此，即使电迁移在导电线的中心形成了空洞，线的边界(以掺杂剂界面的形式)也会继续在这些空洞周围提供导电性。此外，在掺杂晶界(grain boundary)及界面处金属迁移率的降低，可以减少或消除空洞的形成。
在退火操作之后，利用了具有掺杂剂界面505的金属线430的管芯450可以被进一步处理，并与封装衬底相耦合以形成半导体封装件，例如图1中所示的半导体封装件190。然后，半导体封装件可以与印刷电路板(PCB)相耦合，并用作电子器件的一部分。
上述实施例中包括具有掺杂剂界面的金属线。其他实施例中可以包括其物理形状不同于金属线的电路特征。例如，可以按照上述方式处理多层特征(multilevel features)。图7中示出了层710中的金属线730的横截面视图，其中，位于层712中的通孔735将金属线与层780中的另一个特征相连接(为了清楚起见，层780中的特征被省略)。所示出的通孔和金属线被虚线分隔开，虽然它们可以占据相邻的空间而其间没有物理边界。在镀覆之前，可以通过任何可行的方式制备用于通孔的孔洞以及用于金属线的沟槽。可以通过任何可行的方式，例如前面所描述的技术，将阻挡层和种层沉积在通孔和沟槽的底部以及侧面。然后可以通过任何一种前述的技术，将通孔和线用掺杂的互连材料填满。然后可以通过CMP或其他操作，将过量的互连材料去除。然后，可以利用退火使掺杂剂迁移至边界处，形成掺杂剂界面701。
通过在掺杂、电镀以及退火中使用相同的参数，可以将通孔735和金属线730看作一个相邻的导电区域，而在通孔和线的所有边界处具有相对均一的掺杂剂界面701。但是，在其他实施例里，在线/通孔区域的不同部分中可以制造出不同的掺杂剂界面。
例如，可以利用第一组参数形成并镀覆位于层712中的通孔，以便在通孔中获得具有第一组特性(characteristics)(例如某一密度的掺杂剂，掺杂剂中元素的某种组合等)的掺杂剂界面。然后，可以将层710形成于层712上，并可以利用第二组参数形成并镀覆线730，以便在线中获得具有第二组特性(例如掺杂剂的不同密度，掺杂剂中元素的不同组合等)的掺杂剂界面。然后，可以对两个区域一起进行退火。或者，可以在通孔735被镀覆之后，但在线730被镀覆之前对通孔735进行退火。然后，可以在线730被镀覆之后对该组合进行退火。由于通过进一步的退火，已充分退火的掺杂剂界面维持相对不变化的状态，因此，已经在通孔中建立起来的掺杂剂界面不会被线所要求的进一步的退火所影响。
前面的描述是说明性的而不是限制性的。本领域技术人员可以对其做出各种改变。这些改变均被认为已包括在本发明的各个实施例中，而这些实施例只受所附权利要求的精神和范围的限制。
权利要求
1.一种方法，包括利用包含金属和掺杂剂的导电材料形成互连，所述掺杂剂中包含铋；以及加热所述互连，以便使所述掺杂剂的一部分移动至所述互连的边界处。
2.如权利要求1所述的方法，其中，所述的加热操作包括将所述互连暴露于约100℃到约500℃之间的温度下。
3.如权利要求1所述的方法，其中，所述的加热操作包括加热约1.5分钟到约2.5小时。
4.如权利要求1所述的方法，其中，所述的形成步骤包括镀覆操作。
5.如权利要求1所述的方法，其中，所述的金属中包括铜。
6.如权利要求1所述的方法，其中，所述的掺杂剂包括正电性材料。
7.如权利要求1所述的方法，其中，所述的掺杂剂中也包括碳、锑、铼和钌中的至少一种。
8.如权利要求1所述的方法，其中，从镀液中镀覆所述的导电材料，所述镀液中含有至少约0.1摩尔/升的作为掺杂剂的铋。
9.一种方法，包括在层间电介质中刻蚀出沟槽；在所述沟槽中沉积阻挡层；在所述阻挡层上沉积种层；用含有铜和掺杂剂的导电材料填充所述沟槽，其中，所述掺杂剂中包含铋；利用化学机械抛光操作将多余的导电材料除去；以及加热所述层间电介质，以便将所述掺杂剂的一部分迁移至阻挡层附近的区域。
10.如权利要求9所述的方法，其中，所述的掺杂剂具有正标准电势。
11.如权利要求10所述的方法，其中，所述的掺杂剂中包括碳、锑、铼和钌中的至少一种。
12.如权利要求9所述的方法，其中，所述的填充步骤包括电镀操作。
13.如权利要求12所述的方法，其中，所述的电镀操作中包括一种液体，所述液体中含有一种材料，所述材料选自由磺酸、盐酸、碳、抑制剂聚酯、抗抑制剂二硫化物、聚胺整平剂以及聚酰胺整平剂所构成的组。
14.如权利要求12所述的方法，其中，所述的液体中包含约0.1摩尔的铋，以及约10克/升到约30克/升的铜。
15.如权利要求9所述的方法，其中，按重量计，所述的掺杂剂在铜中的溶解度小于约5％。
16.一种方法，包括在晶片的第一层中形成沟槽，在所述第一层下方的第二层中形成通孔，所述通孔与所述沟槽是相通的；在所述通孔中电镀第一导电材料，所述第一导电材料中含有第一金属以及含有铋的第一掺杂剂；在所述沟槽中电镀第二导电材料并与所述第一导电材料相接触，所述第二导电材料中含有第二金属以及含有铋的第二掺杂剂；以及加热所述的第一和第二导电材料，以便将所述第一掺杂剂的一部分迁移至所述通孔的边界处，将所述第二掺杂剂的一部分迁移至所述沟槽的边界区域。
17.如权利要求16所述的方法，其中，所述被迁移的第一掺杂剂的密度与所述被迁移的第二掺杂剂的密度不同。
18.如权利要求16所述的方法，其中，所述被迁移的第一掺杂剂所具有的元素组合与所述被迁移的第二掺杂剂所具有的元素组合不同。
19.一种装置，包括由包括如下步骤的操作制备出来的集成电路器件利用包含金属和掺杂剂的导电材料形成互连，所述掺杂剂中包含铋；以及加热所述互连，以便将所述掺杂剂的一部分移动至所述互连的边界处。
20.如权利要求19所述的装置，其中，所述的加热操作包括将所述互连暴露于约100℃到约500℃之间的温度下。
21.如权利要求19所述的装置，其中，所述的加热操作包括加热约1.5分钟到约2.5小时。
22.如权利要求19所述的装置，其中，所述的形成步骤包括镀覆操作。
23.如权利要求19所述的装置，其中，所述的金属中包括铜。
24.如权利要求19所述的装置，其中，所述的掺杂剂中包括碳、锑、铼和钌中的至少一种。
25.如权利要求19所述的装置，其中，所述导电材料中包含按原子数计小于约5％的掺杂剂。
26.一种装置，包括由包括如下步骤的操作制备出来的衬底利用包含金属和掺杂剂的导电材料形成互连，所述掺杂剂中包含铋；以及加热所述互连，以便将所述掺杂剂的一部分移动至所述互连的边界处。
27.如权利要求26所述的装置，其中，所述的金属中包括铜；以及所述的掺杂剂中包括碳、锑、铼和钌中的至少一种。
28.如权利要求26所述的装置，其中，所述的形成步骤包括电镀操作。
全文摘要
形成互连电路特征，所述互连电路特征中包括金属和作为正电性掺杂剂的铋。所述互连特征的界面边界(701)处，可以具有正电性掺杂剂的聚积，以减少操作过程中金属的电迁移。一种方法，可以包括加热所述互连特征，以便将正电性掺杂剂的一部分驱赶至界面。
文档编号H01L21/768GK1533602SQ03800506
公开日2004年9月29日 申请日期2003年9月5日 优先权日2002年9月12日
发明者瓦莱丽·迪宾, 雅各布·费伯, 费伯, 瓦莱丽 迪宾 申请人:英特尔公司