专利名称：一种制造具有高k栅极电介质的半导体器件的方法
技术领域：
本发明涉及用于制造半导体器件的方法，更具体地说，本发明涉及包含高k栅极电介质层的半导体器件。
背景技术：
具有非常薄的由二氧化硅制成的栅极电介质的MOS场效应晶体管可能出现不可接受的栅极漏电流。由某种高k电介质材料代替二氧化硅形成栅极电介质可以减小栅极漏电流。然而，这样的电介质可能与多晶硅—用于制造器件的栅电极的优选材料不兼容。将与很多高k栅极电介质相兼容的氮化钛薄层置于高k栅极电介质和基于多晶硅的栅电极之间可以使此电介质能与这样的栅电极共同使用。不幸的是，对于在某些类型的衬底上所形成的器件，这样的一个层的存在可能会增大晶体管的阈值电压，这是人们所不希望的。
因此，需要一种改进的工艺，用于制造包含高k栅极电介质的半导体器件。需要这样的一种工艺，其中基于多晶硅的栅电极被形成在这样的栅极电介质上来制造功能器件，使得不会导致不期望的工作函数漂移。本发明的方法提供这样的工艺。
图1a-1c表示当实施本发明的方法的实施例时可以形成的结构的横截面。
具体实施例方式
在此描述了一种用于制造半导体器件的方法。此方法包括在衬底上形成电介质层，该电介质层具有的介电常数大于二氧化硅的介电常数。在电介质层上形成绝缘层，该绝缘层与电介质层以及将形成在绝缘层之上的栅电极是相兼容的。然后在绝缘层上形成栅电极。在下面的描述中阐述了很多细节，以便于充分理解本发明。但是，对本领域的技术人员来说是很明显的是，通过除在此所具体描述的以外的其它很多方式也可以实施本发明。因此，本发明不限于下面所公开的具体细节。
在本发明的方法的实施例中，如图1a-1c所示，在衬底100上形成电介质层101。衬底100可以包括已经被形成在体硅(bulk silicon)或绝缘体上硅结构中的若干n型阱、p型阱和隔离区。衬底100可以包含与硅可能相兼容也可能不相兼容的其它材料，如锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个实例，但是任何可以作为其上可以形成半导体器件的基底的材料都落入本发明的精神和范围之内。
电介质层101包含其介电常数大于二氧化硅的介电常数的材料。电介质层101优选所具有的介电常数是二氧化硅的介电常数的至少约两倍，即，其介电常数大于约8。当作为半导体器件的栅极电介质时，电介质层101是“高k栅极电介质”。可以用于制造高k栅极电介质的一些材料包括氧化铪、氧化镧、氧化锆、氧化硅锆、氧化钛、氧化钽、钡锶钛氧化物、氧化钡钛、氧化锶钛、氧化钇、氧化铝、铅钪钽氧化物以及铌酸铅锌。特别优选氧化铪、氧化锆、氧化钛和氧化铝。虽然在此描述了可以用于形成电介质层101的材料的一些实例，但是此电介质层也可以用其它材料形成，其中所述的其它材料适于在包含二氧化硅栅极电介质的器件的现有水平上减小栅极漏电流。
使用例如传统化学气相沉积(“CVD”)、低压CVD或物理气相沉积(“PVD”)工艺的传统的沉积方法，可以在衬底100上形成电介质层101。优选地使用传统的原子层CVD工艺。在这种工艺中，可以以选定的流速将金属氧化物前驱体(precursor)(例如，金属氯化物)和蒸气输入CVD反应器，然后在选定的温度和压力下操作所述CVD反应器以在衬底100和电介质层101之间生成原子水平上平滑(atomically smooth)的界面。CVD反应器应该工作足够长的时间以形成具有所期望厚度的层。在大多数的应用中，电介质层101的厚度应小于约100埃，且更加优选的厚度在约5埃和约60埃之间。
因为是被沉积的，所以电介质层101可能包含不期望的杂质，例如氢和/或未反应的金属，它们导致所述的层与多晶硅不兼容。在本发明的方法中，在电介质层101上形成绝缘层102。绝缘层102将与电介质层101以及将被形成在该绝缘层上的栅电极相兼容。绝缘层102可以包含单层或多层。
绝缘层102可以由氮化硅制成。使用例如传统CVD、PVD或远程等离子(remote plasma)工艺的传统氮化硅沉积技术，可以在电介质层101上形成这样的氮化硅层。在优选实施例中，使用这样的工艺来形成厚度在约3埃和约25埃之间的氮化硅层。这样的氮化硅绝缘层可以基本上由单氮化硅层构成，或者，这样的氮化硅绝缘层也可以基本上由多个氮化硅单层(monolayer)构成。
虽然氮化硅是用于形成绝缘层102的优选材料，但是在不偏离本发明的精神和范围的情况下，可以改为使用其它的材料，其中所述其它材料与电介质层101和多晶硅都兼容，且能防止多晶硅与电介质层101发生相互作用。衬底100可以包含薄的绝缘体上硅次级结构(substructure)，例如足够薄以便于后续形成完全耗尽型器件的绝缘体上硅次级结构。当在高k栅极电介质和基于多晶硅的栅电极之间形成薄金属氮化物层时，在这样的衬底上形成的器件可以不易受到可能产生的工作函数漂移的影响。因为此原因，当衬底100包含薄的绝缘体上硅次级结构时，绝缘层102可以包含例如氮化钛或氮化钽的金属氮化物。
当在电介质层101上形成绝缘层102之后，可以在绝缘层102上形成栅电极。在优选的实施例中，可以通过最初在绝缘层102上沉积多晶硅层103形成栅电极，即产生图1b的结构。多晶硅层103可以使用传统的方法进行沉积，且厚度优选在约2000埃和约4000埃之间。然后使用传统的技术刻蚀多个层103、102或101以形成图1c的结构。随后可以进行附加的步骤，用以完成栅电极(例如，在已刻蚀的多晶硅结构103的上面的部分之上形成硅化物(没有示出))。鉴于这些步骤对本领域的技术人员是公知的，在此将不对它们进行详细描述。
在高k栅极电介质和基于多晶硅的栅电极之间形成绝缘层可以使这样的高k栅极电介质能被用于此基于多晶硅的栅电极。虽然上面所述的实施例是用于形成包含高k电介质层和多晶硅栅电极的半导体器件的工艺的若干实例，但是本发明不限于这些具体的实施例。本发明的方法考虑到了利用中间绝缘层来使本来不兼容的电介质层和栅电极能一起使用的任何工艺。
在上述的附图中所示出的特征没有特意按比例绘制，也没有特意使它们以精确的位置关系示出。已经省略了可以被包括在上述方法中的附加步骤，因为它们无助于对本发明的各方面的描述。
虽然前面的描述已经指明了可以在本发明的方法中使用的某些步骤和材料，但是本领域的技术人员将理解可以进行许多修改和替换。因此，所要指出的是所有这样的修改、变更、替换和增加都被认为落入了所附的权利要求所限定的本发明的精神和范围之内。
权利要求
1.一种用于制造半导体器件的方法，包括在衬底上形成电介质层，所述电介质层所具有的介电常数大于二氧化硅的介电常数；在所述电介质层上形成绝缘层，所述绝缘层与所述电介质层和将被形成在所述绝缘层上的栅电极相兼容；以及然后在所述绝缘层上形成栅电极。
2.如权利要求1所述的方法，其中所述电介质层为具有大于约8的介电常数的高k栅极电介质层。
3.如权利要求2所述的方法，其中通过原子层化学气相沉积形成所述高k栅极电介质层，且其中所述高k栅极电介质层包含选自由氧化铪、氧化镧、氧化锆、氧化硅锆、氧化钛、氧化钽、钡锶钛氧化物、氧化钡钛、氧化锶钛、氧化钇、氧化铝、铅钪钽氧化物和铌酸铅锌组成的组中的材料。
4.如权利要求3所述的方法，其中所述绝缘层包含氮化硅或金属氮化物。
5.如权利要求4所述的方法，其中所述绝缘层基本上由单氮化硅层构成。
6.如权利要求4所述的方法，其中所述绝缘层基本上由多个氮化硅单层构成。
7.如权利要求4所述的方法，其中所述栅电极包含多晶硅。
8.一种用于制造半导体器件的方法，包括在衬底上形成高k栅极电介质层；在所述高k栅极电介质层上形成绝缘层，所述绝缘层与所述高k栅极电介质层和将被形成在所述绝缘层上的栅电极相兼容；以及在所述绝缘层上形成包含多晶硅的层。
9.如权利要求8所述的方法，其中所述绝缘层包含氮化硅或金属氮化物。
10.如权利要求9所述的方法，其中所述衬底包含硅。
11.如权利要求10所述的方法，其中通过原子层化学气相沉积形成所述高k栅极电介质层，并且所述高k栅极电介质层的厚度在约5埃和约60埃之间。
12.如权利要求11所述的方法，其中所述高k栅极电介质层包含选自由氧化铪、氧化锆、氧化钛和氧化铝组成的组中的材料。
13.如权利要求12所述的方法，其中所述绝缘层的厚度在约3埃和约25埃之间。
14.如权利要求13所述的方法，其中所述绝缘层基本上由单氮化硅层构成。
15.如权利要求13所述的方法，其中所述绝缘层基本上由多个氮化硅单层构成。
16.如权利要求13所述的方法，其中所述衬底包含绝缘体上硅次级结构，且所述绝缘层包含金属氮化物。
17.一种用于制造半导体器件的方法，包括在衬底上形成高k栅极电介质层，所述高k栅极电介质层的厚度小于约100埃，且所述高k栅极电介质层包含选自由氧化铪、氧化锆、氧化钛和氧化铝组成的组中的材料；在所述高k栅极电介质层上形成绝缘层，所述绝缘层包含氮化硅或金属氮化物，且所述绝缘层的厚度在约3埃和25埃之间；在所述绝缘层上形成包含多晶硅的层；以及刻蚀所述的含多晶硅的层、绝缘层和高k栅极电介质层。
18.如权利要求17所述的方法，其中通过原子层化学气相沉积形成所述高k栅极电介质层，并且所述高k栅极电介质层的厚度在约5埃和约60埃之间。
19.如权利要求18所述的方法，其中所述绝缘层基本上由单氮化硅层构成。
20.如权利要求18所述的方法，其中所述绝缘层基本上由多个氮化硅单层构成。
全文摘要
本发明描述了一种用于制造半导体器件的方法。此方法包括在衬底上形成电介质层，所述电介质层所具有的介电常数大于二氧化硅的介电常数。在电介质层上形成绝缘层，所述绝缘层与电介质层和将被形成在绝缘层上的栅电极相兼容，并且然后在所述绝缘层上形成栅电极。
文档编号H01L29/40GK1522463SQ03800503
公开日2004年8月18日 申请日期2003年5月22日 优先权日2002年5月31日
发明者罗伯特·周, 礼萨·阿尔加瓦尼, 罗伯特 周, 阿尔加瓦尼 申请人:英特尔公司