专利名称：集成电路测试系统的制作方法
技术领域：
本发明是有关一种集成电路测试系统，特别指一种可针对至少一组二维矩阵式测试模块内不同位置的待测集成电路，分别施予不同温度的加热，使该不同位置的待测集成电路分别达到特定测试温度，而达到针对个别集成电路加热，且加热稳定，可缩短总测试时程，节省总测试成本的目的。
背景技术：
集成电路由于所操作的环境多半较常温高出许多，为了解集成电路在此高温的环境中其特性是否产生变化，进而影响操作稳定性，可通过集成电路测试系统来使集成电路达到特定温度，并进行测试。
常用的集成电路测试系统，多半仅能将集成电路依所欲测试的温度不同，分类放在不同的机箱中，以热风加热至特定温度，再进行测试。
然而，上述常用集成电路测试系统于实施时具有下列缺点1.每一机箱仅能对单一测试温度的多个集成电路同时加热，无法针对个别集成电路的不同测试温度需求作加热。
2.在机箱内用热风加热的方式，常会因各集成电路摆设位置距离送风口的远近，而产生加热不均的情形，严重影响测试的精确性与品质。
3.每一机箱每次仅能施作单一测试温度，若要测试多个不同的温度，其测试时程将增加。
本案发明人有鉴于上述常用的测试系统于实际施用时的缺点，且积累个人从事相关产业开发实务上多年的经验，精心研究，终于研发出一种集成电路测试系统。
发明内容
本发明的主要目的在于提供一种集成电路测试系统，可针对个别集成电路不同的测试温度需求而施予加热，且加热稳定，能缩短总测试时程，提高测试的精确性与品质，并节省总测试成本。
为实现上述目的，本发明的技术方案包含至少一组二维矩阵式测试模块，内设有一测试部，可供阵列插设复数待测试的集成电路，一与上述测试部对应的加热部，阵列设有复数加热器，可分别对集成电路加热；一电脑主机，用于连系上述二维矩阵式测试模块而控制本测试系统的整体操作；以及一数据库，可由上述电脑主机接达上述二维矩阵式测试模块，用以储存温度控制资料，提供上述加热部上每一加热器产生适当的温度，对待测集成电路加热，并储存测试信息。
其中，上述二维矩阵式测试模块的各加热器彼此独立，且其中有关待测试的各个集成电路的测试温度，可通过上述电脑主机控制传输至该二维矩阵式测试模块的各加热器执行，又，可将各集成电路的测试信息传输入该电脑主机，再储存于该数据库中。
与现有技术相比，本发明具有以下优点1.可同时针对每一集成电路所欲测试的温度环境而同时施予不同的加热，而可缩短总测试时程、节省总测试成本。
2.利用加热器接触集成电路，作一对一导热，并控制集成电路温度，使加热稳定，不会发生各集成电路加热不均或过热的情形。
3.当测试完毕可快速降低热度，缩短总测试时程，利于下次测试进行。
请参阅以下有关本发明一较佳实施例的详细说明及其附图，进一步了解本发明的技术内容及其目的功效；有关该实施例的附图为图1为本发明的结构示意图。
图2为本发明的二维矩阵式测试模块局部示意图。
图3为本发明的加热头立体图。
图4为本发明的加热头剖视图。
图5为本发明的测试流程图。
具体实施例方式
兹为便于贵审查委员能更进一步对本发明的构造、使用及其特征有更深一层，明确、详实的认识与了解，发明人举出较佳的实施例，配合图式详细说明如下首先请参阅图1、图2所示，本发明包含六组二维矩阵式测试模块1所形成的三维矩阵，且该六组二维矩阵式测试模块1可装设于一机箱4内，该二维矩阵式测试模块1包括一测试部2，该测试部2由一半导体测试板22上接设有一半导体测试电路21，并于该半导体测试板22上阵列设有8×8个插接座23，可分别供插设预定测试的集成电路9，且该复数插接座23分别连接该半导体测试电路21；一与上述测试部2对应的加热部3，该加热部3由一基板32上接设有一控制电路31，并于该基板32上对应上述复数插接座23阵列设有8×8个加热器33，可分别对集成电路9加热，且该复数加热器33分别连接该控制电路31；其中，该控制电路31可将每个待测集成电路9所欲达到的测试温度信息分别传输至对应的加热器33执行，并将集成电路9测试信息经由该半导体测试电路21传递出。
上述加热器33，如图3、图4所示，包括
一顶座331，该顶座331上设有一插接单元332，该插接单元332可供插设入该加热部3的基板上，使加热器33定位；一设于上述顶座331下方的加热柱333，该加热柱333底端凸设有一抵顶头334；一连结单元335，该连结单元335为复数支插杆，两端分别连结该顶座331与该加热柱333，并在该顶座331与该加热柱333之间的插杆上套设有一抗压弹簧336；一压力计337，装设于该顶座331与该加热柱333之间，供测量该加热柱333接触受测集成电路9后所受压力变化；一加热电路338，穿设于上述加热柱333内，使该加热柱333加温；一感温电路339，穿设于上述加热柱333内，供感测该加热柱333底端抵顶头334的温度；上述抵顶头334接触受测集成电路9，将集成电路9加温至预定受测温度，又，当该抵顶头334温度超过该受测集成电路9的预定受测温度时，可由该感测电路339感应到讯号，使该加热电路338停止加热。
一冷却装置5，依图1所示，连接上述机箱4，提供该机箱4内各二维矩阵式测试模块1中的集成电路9于测试完毕后能快速降温。
一电脑主机6，依图1所示，用于连系上述二维矩阵式测试模块1而控制本测试系统的整体操作，包含一程序控制单元61，可传输测试资料，并控制测试进行；一温度控制单元62，可将各不同位置上待测集成电路9的温度控制资料分别输入至该各个二维矩阵式测试模块1中各个特定位置执行；一电讯号输出单元63，可连接该各二维矩阵式测试模块1的半导体测试电路21，检测各个二维矩阵式测试模块1内集成电路9的压力系数，并将测试信息传输至上述程序控制单元61；一测量单元64，可连接该各二维矩阵式测试模块1的半导体测试电路21，将测试过程中各个二维矩阵式测试模块1内各个集成电路9在不同特定温度下的特性变化测试信息经传输至上述程序控制单元61。
一数据库7，依图1所示，可由上述电脑主机6接达上述二维矩阵式测试模块1，用以储存温度控制资料，通过上述程序控制单元61读取该数据库7中的温度控制资料，提供上述加热部3上每一加热器33产生适当的温度，对待测集成电路9加温，并将所接收各个集成电路9的测试信息输入至该数据库7储存测试信息，且该数据库7所储存的测试信息可通过一PLR模块8分析，再将该分析资料送回至该数据库7。
其中，上述二维矩阵式测试模块1的各插接座23与对应的各加热器33彼此独立，且其中有关待测试的各个集成电路9的测试温度，可通过上述电脑主机6控制传输至该二维矩阵式测试模块1的各加热器33执行，又，可将各集成电路9的测试信息传输入该电脑主机6，再储存于该数据库7中。
如上述构造实施时，依图1、图5所示，可将欲达到不同测试温度的集成电路9分别放置于各二维矩阵式测试模块1的测试部2的各个插接槽中，再输入各集成电路9的温度控制资料储存于数据库7中，并启动各二维矩阵式测试模块1，可利用电脑主机6将数据库7内所设各待测集成电路9温度控制资料依阵列位置输入各加热器33，利用加热器33一对一加热，并控制集成电路9温度，待各集成电路9达到测量温度，便开始测量，同时将各集成电路9的测量资料传输至数据库7，并使用PLR模块8分析各集成电路9的测量资料，再将资料回传至数据库7储存。
当测试完毕，可利用冷却装置5使机箱4内各二维矩阵式测试模块1中的集成电路9于测试完毕后能快速降温。
惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明申请专利范围及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。
综上，对本发明的技术结构详细揭述，本发明的构造确实能达到缩短总测试时程，提高测试的精确性与品质，并节省总测试成本的目的，且未见于业界相关产品当中，应符合新型专利的要件，申请人故依专利法规定，向专利局提起专利申请，并恳请早日赐准本案专利，实感德惠。
权利要求
1.一种集成电路测试系统，其特征在于用以测试集成电路于不同温度下所产生的变化，该集成电路测试系统包含至少一组二维矩阵式测试模块，内设有一测试部，可供阵列插设复数待测试的集成电路，一与上述测试部对应的加热部，阵列设有复数加热器，可分别对集成电路加热；一电脑主机，用于连系上述二维矩阵式测试模块而控制本测试系统的整体操作；以及一数据库，可由上述电脑主机接达上述二维矩阵式测试模块，用以储存温度控制资料，提供上述加热部上每一加热器产生适当的温度，对待测集成电路加温，并储存测试信息；其中，上述二维矩阵式测试模块的各插接座与对应的各加热器彼此独立，且其中有关待测试的各个集成电路的测试温度，可通过上述电脑主机控制传输至该二维矩阵式测试模块的各加热器执行，又，可将各集成电路的测试信息传输入该电脑主机，再储存于该数据库中。
2.按权利要求1所述的集成电路测试系统，其特征在于其中该二维矩阵式测试模块包括一测试部，该测试部由一半导体测试板上接设有一半导体测试电路，并于该半导体测试板上阵列设有复数插接座，可分别供插设预定测试的集成电路，且该复数插接座分别连接该半导体测试电路；一与上述测试部对应的加热部，该加热部由一基板上接设有一控制电路，并于该基板上对应上述复数插接座阵列设有复数加热器，且该复数加热器分别连接该控制电路；其中，该控制电路可将每个待测集成电路所欲达到的测试温度信息分别传输至对应的加热器执行，并将集成电路测试信息经由该半导体测试电路传递出。
3.按权利要求2所述的集成电路测试系统，其特征在于其中该电脑主机包含一程序控制单元，可读取该数据库中的温度控制资料，并将所接收各个集成电路的测试信息输入至该数据库；一温度控制单元，可将各不同位置上待测集成电路的温度控制资料分别输入至该各个二维矩阵式测试模块中各个特定位置执行；一电讯号输出单元，可连接该各二维矩阵式测试模块的半导体测试电路，检测各个二维矩阵式测试模块内集成电路的压力系数，并将测试信息传输至上述程序控制单元；一测量单元，可连接该各二维矩阵式测试模块的半导体测试电路，将测试过程中各个二维矩阵式测试模块内各个集成电路在不同特定温度下的特性变化测试信息经传输至上述程序控制单元。
4.按权利要求1所述的集成电路测试系统，其特征在于其中该二维矩阵式测试模块可为复数组，形成三维矩阵。
5.按权利要求1所述的集成电路测试系统，其特征在于其中该至少一组二维矩阵式测试模块可装设于一机箱内。
6.按权利要求1所述的集成电路测试系统，其特征在于其中该机箱上得连接一冷却装置，提供该二维矩阵式测试模块内的集成电路于测试完毕后能快速降温。
7.按权利要求1所述的集成电路测试系统，其特征在于其中该数据库所储存的测试信息可通过一PLR模块分析，再将该分析资料送回至该数据库。
8.按权利要求1所述的集成电路测试系统，其特征在于其中加热器结构可供插设于二维矩阵式测试模块中加热部的基板上，对测试部上受测集成电路加温，包括一顶座，该顶座上设有一插接单元；一设于上述顶座下方的加热柱，该加热柱底端凸设有一抵顶头；一连结单元，供连结上述顶座与上述加热柱；一加热电路，穿设于上述加热柱内，使该加热柱加温；一感温电路，穿设于上述加热柱内，供感测该加热柱底端抵顶头的温度；由上述抵顶头接触受测集成电路，将集成电路加温至预定受测温度，又，当该抵顶头温度超过该受测集成电路的预定受测温度时，可由该感温电路感应到讯号，使该加热电路停止加热。
9.按权利要求8所述的集成电路测试系统，其特征在于其中该连结单元为复数支插杆，两端分别连结该顶座与该加热柱。
10.按权利要求9所述的集成电路测试系统，其特征在于其中该顶座与该加热柱之间的插杆上套设有弹性单元。
11.按权利要求10所述的集成电路测试系统，其特征在于其中该顶座与该加热柱之间装设有一压力计，供测量该加热柱接触受测集成电路后所受压力变化。
12.按权利要求10所述的集成电路测试系统，其特征在于其中该弹性单元可为抗压弹簧。
13.按权利要求8所述的集成电路测试系统，其特征在于其中该插接单元可供插设入该加热部的基板上，使加热器定位。
全文摘要
一种集成电路测试系统，用于测试集成电路在不同温度下所产生的变化，该集成电路测试系统包含至少一组二维矩阵式测试模块，内设有一测试部，可供阵列插设预定测试的集成电路，一与上述测试部对应的加热部，可分别对集成电路加热；一电脑主机，用于连系上述二维矩阵式测试模块而控制本测试系统的整体操作；以及一数据库所组成；如上述构造，可由上述电脑主机连接上述数据库、上述二维矩阵式测试模块，用以传输温度控制资料，提供上述加热部上每一加热器产生适当的温度，对待测集成电路加温，并储存测试信息。
文档编号H01L21/66GK1611957SQ200310103910
公开日2005年5月4日 申请日期2003年10月31日 优先权日2003年10月31日
发明者林益民 申请人:柏晶科技股份有限公司