专利名称：包含电容器的集成电路装置及制造方法
技术领域：
本发明与包含一集成电路装置有关，特别是与具有一电绝缘的绝缘区域与至少一电容的一集成电路装置有关。
背景技术：
以一序列区域的型式所形成的电容在顺序上包含-接近所述的绝缘区域的一电极区域，-一介电区域，以及-远离所述的绝缘区域的一电极区域。
所述的电绝缘的绝缘区域包含，例如具有电阻率在室温20℃下远大于1012Ω的一电绝缘材料，例如，氧化物，特别是硅氧化物。所述的电极区域包含，例如，具有一电阻率在室温20℃小于10-4Ω的一种材料。或者是所述的电极材料包含高度掺杂的多晶硅的材料。所述的介电区域同样地包含一电绝缘的材料，例如一氧化物，特别是硅氧化物，其具有约为3.9的介电常数。然而，具有相对较大的介电常数的材料也同样可以用于所述的介电区域。
本发明的目的在于提供可以简单制造的具有一电容的一集成电路装置。本发明使得所述的电路装置能够以特别是较少的制程步骤以及较少的光罩数来制造。除此之外，本发明亦提供一简单的制程方法以用于具有电容的集成电路的制造方法。
发明内容
本发明与一电路装置有关的部分将会藉由具有如权利要求1的技术特征的集成电路装置来完成。其它相关的发展则是详细说明于其它附属权利要求中。
在根据本发明的集成电路中，所述的绝缘区域为排列在一平面上的一绝缘层的一部份。所述的电容器以及所述的集成电路装置的至少一主动组件，或者较佳者所述的集成电路装置的所有主动组件都是与所述的绝缘层位在同一侧。除此之外，所述的接近所述的绝缘区域的电极区域以及所述的组件的主动区域都排列在平行于包含所述的绝缘层的平面的一平面上。
根据本发明的电路装置是以一简单的方式来构成，而且可以以简单的方式来制造，因为所述的接近绝缘区域的电极区域以及所述的主动区域都座落在相同的一平面上。除此之外，所述的接近绝缘区域的电极区域以及所述的主动区域藉由所述的绝缘区域而绝缘。因此，可随意选择的电动势可以应用于所述的电容器的两个电极区。
所述的电容具有显著的电子性质-与有效电容值有关的寄生电容值与电阻值之间的比例是微小的，不同的差动电容值可以归因于空间充电带。在对比电容值的情况下，所述的差动电容值在操作点下是有效的，-漏电流是微小的-电容值的差动非线性度是微小的-在较宽的操作范围下电容值为一常数-可以获得的电容值/面积比例是较大的，例如可以达成10fF/μm2(femto-farads per square micrometer)或者是甚至高达20fF/μm2。
除此之外，在主动组件与所述的电容之间不需要存在其它结构层或其它结构层序列。这使得所需要的结构层的数目得以降低，因而可以增加集成电路装置的结构平整性。
在一实施例中，接近绝缘区域的电极区域以及主动区域是包含一半导体材料的半导体区域，也就是具有一电阻值介于10-5到10+12Ω的材料，尤其是介于10-6到10+10Ω的材料，例如锗、硅或砷化镓等。所述的电容接近所述的绝缘区域的电极区域的电阻率可以藉由掺杂在一组态中的掺杂物而降低。
在根据本发明的电路装置的一实施例中，接近所述的绝缘区域的电极区域以及主动区域都是单晶体的区域，而且如果适合的话都是适度的具有掺杂物。在单晶体结构层中的主动组件的电子特性可以特别的显著。除此之外，所述的电容可以配置成使接近所述的绝缘区域的电极区域以及所述的主动区域具有小于100nm或甚至小于50nm的厚度。在这样薄的半导体层中，具有非常短的信道长度的主动组件可以因此以一特别简单的方式来制造。
在另一实施例中，所述的绝缘层紧接着一基材(含硅的绝缘层)。这个类型的基材可以以非常简单的方式来制造。除此之外，排列在这个基材上的电子电路具有特别良好的电子特性。
在另一实施例中，所述的介电区域以及远离所述的绝缘区域的电极区域设置在所述的接近绝缘区域的电极区域的至少两边侧的面积。这个手段使得以一简单方式来增加所述的电容的电容值变得可能。假如所述的两个边侧设置在对应于所述的载子基板的两个边侧上，那么几乎不需要或者只需要一小部份额外的芯片面积的需求用来增这个电容值。另一个用来增加电容值的方法在于含有多个交织的网络的电极区域。所述的网状组织的高度较佳者大于所述的网状区域的宽度。
在另一个具体实施例中，所述的主动组件为一场效晶体管，其具有下列特征-所述的场效晶体管的信道区域为所述的主动区域。假如所述的信道区域是未经掺杂的，那么特别良好的电子特性因而产生，尤其是所给定的非常短的信道长度，例如10nm。
-所述的场效晶体管的控制电极为经过图形化的电极层的一部份，其中所述的电容的远离绝缘区域的电极区域也设置于其上。所述的控制电极与所述的远离绝缘区域的电极区域包含相同的材料。而这些区域的厚度以及掺杂的浓度也都相互对应。
-在一种组态中，所述的场效晶体管的一控制电极区域包含与所述的电容的介电层区域相同的材料。这些区域的厚度也都相互对应。
这个手段表示制造所述的场效晶体管只需要有三个结构层的制造程序。设置在相同的结构层上的场效晶体管与电容的区域可以共同进行图形化。而用以制造所述的电容的一额外的光罩只需要用在当所述的电容的底部电极区域掺杂了与所述的场效晶体管的信道不同浓度的掺杂物时才需要用到。而另一个需要用到额外的光罩的时刻是在当所述的材料以及/或是所述的控制电极绝缘区域以及或是所述的电容的介电区域具有不同的绝缘厚度时。不过，即使这样，制造这个电路装置所需要的屏蔽数目仍然是很少的。
在下一个具体实施例中，所述的场效晶体管包含一网状结构或一鳍状结构。所述的控制电极设置在所述的网状结构的相对的两侧。这使得所述的场效晶体管具有显著的控制特性，也就是所谓的FinFET。
在一较佳的具体实施例中，有多个电传导连接到所述的控制电极的连接区域。在其中一种组态中，所述的控制区域藉由一绝缘区域而与所述的信道区域绝缘，其中所述的绝缘区域的绝缘厚度远大于所述的控制电极的绝缘区域的厚度。这个手段使得在所述的晶体管的控制期间所产生边缘效应可以避免。
在另一个较佳的组态中，所述的控制电极紧接于一硅化物的区域。这个手段使得与所述的控制电极取得接触变得很容易。接触电阻以及薄片电子额外得以降低。
根据本发明的电路装置的另一具体实施例中，所述的场效晶体管的终端区域紧接于所述的绝缘层。在一种组态中，所述的终端区域可能紧接于硅化物的区域。而用于形成硅化物的材料，不论是在硅化物形成前或形成后，都会充足的出现于当所述的半导体层在终端区域的区域上相较于接近绝缘区域的电极的区域具有一较大厚度时。
在另一个具体实施例中，间隙物设置于所述的控制电极的两侧，其中所述的间隙物也含有或者是包含与所述的电极层不同的材料，尤其是一种不适合用来作为在用以制造一半导体磊晶层，例如一氮化硅，的磊晶制程方法期间，一磊晶层成长的起始点的材料。所述的间隙物的使用表示所述的控制电极的边侧区域被覆盖，因此不会有磊晶程序在那里进行，因而短路的现象可以避免。
在一组态中，一间隙物可能设置在所述的远离绝缘区域的电极区域的一边侧。所述的这些间隙物达成与设置在控制电极的间隙物执行相同的任务。假如设置在闸极的一间隙物与设置在电容的一电极的一间隙物彼此接触，那么一个屏蔽因而产生，因此，举例来说能避免在屏蔽区域上的掺杂或者是硅化(siliciding)。
在一较佳的具体实施例中，所述的场效晶体管的一终端区域以及所述的电容接近绝缘区域的电极区域彼此相邻在一起，因而形成电传导的连接。这造成一个DRAM(动态随机存取内存体)的一个简化结构的内存小区，而且不需要额外的手段来制造接近绝缘区域的电极的接触。
在一较佳的具体实施例中，所述的接近绝缘区域的电极区域，在紧邻于所述的晶体管的一终端区域的那个侧边相较于另一侧边，也就是所数的接近绝缘区域的电极区域在相较于所述的侧边的横切面上的另一侧边，还要长，较佳者为至少两倍长或至少五倍长。在这个情况下，所述的晶体管具有为最小的特征尺寸的倍数的一晶体管宽度，较佳者为超过三倍或超过五倍的宽度。这个方法造成所述的晶体管与所述的电容之间的一个特别低阻抗的连接。这使得电子特性的改善，特别是在模拟电流中所谓的模拟电容值。这样的模拟电路的一个例子为模拟转数字的转换器。而所述的模拟电容值的另一个例子则是所谓的旁通电容值，可以用来缓和在一操作电压线路或一线路上的电压的激突。
在一替代的具体实施例中，相对的，所述的接近绝缘区域的电极区域的一侧，也就是位在对应横切于于位在所述的接近绝缘区域的电极区域、紧邻着所述的终端区域的一侧的那一侧，相较于紧邻着所述的终端区域的一侧还要长，较佳者为至少两倍或者是至少五倍长。在这个情况中，所述的晶体管具有小于最小特征尺寸的三倍的一晶体管宽度，较佳者为小于最小特征尺寸的两倍。藉由这样的手段，特别是在内存小区的情况中所达成的功效在于所述的电容的底部电极的非反应电阻以及储存电容值的快速放电可以因此而抵销。
在另一具体实施例中，所述的电容装置含有至少包含多个逻辑切换功能的一处理器。假如在其中一种组态中，所述的电路装置除了所述的处理器以外，额外的包含多个DRAM内存单元(动态随机存取内存体)，那么这个电路装置也可以称为嵌入式的内存体。为了制造这个电路装置，除了制程步骤以及用于制造任何逻辑所需要的光罩外，只有少数的额外步骤以及额外的光罩需要用于制造这个连接于所述的电路装置上的电容或晶体管。
本发明在另一方面，额外与一种用以制造一集成电路装置的方法有关，尤其是用以制造根据本发明或任何一种发展的电路装置的一种方法有关。根据本发明的方法，下列各项制程步骤将会被实施，而且不受次序上的限制-提供含有由电绝缘的材料所组成的一绝缘层以及一半导体层的一基板，例如一SOI基板，-图形化所述的半导体层以为了形成一电容的至少一电极区域以及一晶体管的至少一主动区域，-在图形化所述的半导体层后，产生至少一介电层，-在产生所述的至少一介电层后，产生一电极层，-在所述的电极层上形成所述的电容远离绝缘区域的一电极以及形成所述的晶体管的一控制电极。
根据本发明的方法，特别适合用于制造一所谓的FinFET以及一搭配的电容。前面所提到的根据本发明的电路装置以及其它相关类似发展的技术效应也同样适合这个根据本发明的方法以及其它相关类似发展的实施。
本发明的具体实施方式
将参照下列的图标加以详细说明，其中图1A到图16B表示制造一集成的DRAM小区的制程阶段；图17表示所述的内存小区的平面图标；以及图18表示具有三个晶体管的一DRAM内存小区的平面图标。
具体实施例方式
图1A到图16B表示制造一集成的DRAM小区的制程阶段，图1A到图16A与沿着一截面平面I的一截面有关，所述的截面位在一场效晶体管的信道的纵切面上，尤其是也位在所述的信道的电流流动方向的纵切面方向上。图1B到图16B的每一个情况中与沿着一截面平面II的一截面有关，所述的截面位在一场效晶体管的信道的横切面上。
所述的内存体小区的制造从在一SOI基板上10开始，所述的基板包含由单晶硅材料作成的一载子基板12、由例如，硅氧化物材料作组成的一所谓的埋藏绝缘层14以及由单晶硅材料所组成的薄膜半导体层16。在一具体实施例中，所述的载子基板12的厚度为550nm，所述的绝缘层14的厚度为100nm而所述的半导体层16的厚度则为50nm。在图1A所示的制程阶段中，沿着截面平面I与图1B的截面平面II所示的图形并没有不同。
而如同在图2A与图2B所示，一氮化硅层18紧接着沉积于所述的SOI基板10上，例如，以一CVD的方式(化学气相沉积法)。在一具体实施例中，所述的氮化硅层18具有一50nm的厚度。一氧化硅层，例如一TEOS层20(四乙基正硅酸盐)随后藉由一TEOS方法的协助而沉积覆盖于整个所述的氮化硅层18的区域上。在一较佳的实施例中，所述的TEOS层20具有一75nm的厚度。而研着截面平面I与截面平面II依然可以看到完全相同的情况，如同图2A与图2B。
在另一个具体实施例中，包含所述的氮化硅层18与所述的TBOS层20的双层可以以一单层来取代。这可以进一步使制程变得更简便。
如同在图3A与图3B中所示，一光微影蚀刻的方式随即实施于这个制程上。为了执行这个目的，一光阻层22涂布于整个区域，并且根据一预先决定的图案进行曝光与显影。在那后，所述的TEOS层20、所述的氮化物层18以及所述的半导体层16的图形可藉由一干蚀刻的方式来完成。这使得在截面平面II区域上的一叠层30或平台逐步变细(如图3B所示)，以形成一网状组织，而随后再逐步变宽。所要制造的场效晶体管的对称性以及电容的对称性可以符合规定，而可以彼此独立地最佳化。
所述的光阻22随后可以移除。而在另一个实施例中，一种可以用来取代这种光阻图形方法的替代方法中，一电子束蚀刻(E Beam)方式或其它适当的方法都可以完成这个步骤。
如同在图4A与图4B所示，另一个光微影蚀刻的方法随后继续实施，其中，一额外的光罩需要用来制造所述的电容器。涂布另一光阻层32，利用光罩进行曝光，随后显影与成型。在成型过程中，在半导体层16中的一底部电极34上的TEOS层20与氮化硅层18在这个过程中被移除。因此，叠层30被分成一晶体管部30a与一电容部30b。
在那后，一离子植入法利用所用来成型的光阻层32来实施，因此底部电极34被重度n型掺杂，并在图4A中以n++来表示，而实施过程则以及箭头40来表示。所述的半导体层16在提供给晶体管的这部分是没有掺杂的。所述的底部电极34因为这样的额外植入而获得一较低的阻抗值。在一实施例中，掺杂的密度可以高达每立方公分内包含1020个掺杂原子。通常掺杂的密度较佳者是介于每立方公分内包含1019到1021个掺杂原子之间。随着掺杂密度的增加，介电性质将会较没有掺杂或者是只有中级层度掺杂的掺杂区域更快速地增加。然而，随着掺杂密度的增加，所形成的空间充电带变得更小，因此寄生效应可能变得更小。
随着所述的晶体管的信道区域，特别是这个信道区域这一侧的区域，受到光阻层32的保护，因此可能影响掺杂的区带并不会穿透到这些区域中。
如同图5A与图5B所示，所述的光阻层32随后被移除。随后一薄氧化层在所述的半导体层16上所有未被覆盖的外侧上形成，而且尤其是也在所述的底部电极区域34的未经覆盖的表上外侧，因而这个氧化薄层在所述的晶体管的区域形成闸极氧化层42与44，而在电容的区域则形成一介电层46。在一较佳的具体实施例中，所述的氧化层是以加热的方式来形成。而在其它较佳实施例中，所述的氧化层在未经掺杂的硅区域中具有大约2nm的厚度。
在利用另一个微影方式的另一具体实施例中，在所述的电容部的区域的一介电层是由一不同的材料所组成以及/或是制造成与提供给晶体管部分具有一不同的厚度的的介电层。
如同在图6A与图6B所示，就地或随后经过掺杂的多晶体的硅随后沉积于其上，因此一多晶硅层50产生于其上。所述的多晶硅层50具有例如100nm的厚度以及每立方公分1021个掺杂原子的掺杂浓度。这个n传导型重度的掺杂再一次以n++的符号来表示。例如，磷原子被用来作为掺杂原子。
如同在图7A与图7B所示，另一个比前面所述的TEOS层20更厚的TEOS层52达到100nm。
这个所述的TEOS层52具有双重的功能。如同接下来要进一步说明的，所述的TEOS层52首先应用于一用于图形化所述的晶体管的控制电极(闸极)的一硬光罩。接着，所述的TEOS层52又当成一个能避免所述的闸极电极重复被掺杂的植入罩。藉由这样的方式，使所述的闸极电极与源极/漏极的区域能够进行不同的被掺杂。因而所述的闸极电极的功函数可以随意的选择。
如同在图8A与图8B所示，另一个微影的方法继续被实施以使一闸极电极54可以成型。为了这个目的，另一光阻层(没有表示于同中)再一次被涂布，随后同样进行曝光与显影的程序。随后，所述的TEOS层52以及多晶硅层50接着经过，例如一蚀刻程序，而形成另一种图形。这使得在晶体管的区域上形成一闸极电极54以及在电容区域上形成一覆盖电极56。所述的闸极电极54被覆盖在一TEOS层区域52a之下，而所述的覆盖电极56则是被覆盖在另一TEOS区域52b之下。这个蚀刻的程序一直实施到所述的TEOS层20为止。在多晶硅层50的蚀刻期间，为了移除所有在叠层30a的边侧所寄生的多晶硅间隙物，一个严重程度的过蚀刻情况下将会发生。而在这个蚀刻过程后，这个外侧将只会被所述的薄层所覆盖。
如同在图9A与图9B所示，一薄氮化硅层60随后以，例如一CVD方法的协助而沉积于所有的区域上。所述的氮化硅层60在一较佳的具体实施例中具有50nm的厚度。
如同在图10A与图10B所示，所述的氮化硅层60随后以一非等向性蚀刻制程在所述的晶体管部30a的边侧形成一间隙物60a，以及在所述的闸极电极54与所述的TEOS层区域52a的边侧分别形成间隙物60b与60c，而且也在覆盖电极56与所述的TEOS层区域52b的边侧形成一间隙物60d。
如同在图11A与图11B所示，所述的薄TEOS层20随后以一没有使用微影的方式来进行蚀刻，也就是藉由，例如一RIE(Reactive ionetching)的制程以一自我排列的方式来进行蚀刻。于是，一TEOS层区域20a产生于间隙物60b、60c以及所述的闸极电极54之下。而另一TEOS层区域20b则是产生于所述的间隙物60d之下。在蚀刻的过程中，所述的另一个TEOS层区域52a与52b也同时被薄化到例如，25nm。这使得原来在闸电极54的位置上形成一薄化的TEOS层区域52c，以及在覆盖电极56上形成另一薄化的TEOS层区域52d。除此之外，由于蚀刻的影响，造成所述的氮化硅层18在没有受到TEOS层区域20a覆盖的区域未受到任何的覆盖。而所述的间隙物60a到60d则是不会受到蚀刻的攻击，因此，他们稍微较薄化的TEOS层的区域52c与52d高出一点。
如同在图12A与图12B所示，所述的氮化物层18随后以一自我排列的方式而图形化，造成氮化层18未经覆盖的区域被移除，形成一氮化物层18a依旧是位在所述的TEOS层区域20a之下，而另一氮化物层18b则依旧是位在所述的TEOS层区域20b之下。这样的蚀刻程序藉由，例如一RIE(Reactive ion etching)的方法来完成。而所述的间隙物60a到60d也可能因这个制程中而缩短。而这样的蚀刻以及薄层厚度经过尺寸调整后使得所述的闸极电极54在所述的氮化硅层18经过蚀刻后，仍然在外侧围绕着60b与60c。经由前面所述，所述的闸极电极54更进一步藉由一够厚的TEOS层，例如具有厚度25nm的一TEOS层52c来屏蔽。所述的源极/漏极区域在所述的氮化硅层18被蚀刻后便不再受到覆盖。
所述的间隙物60b与60c到目前为止终止于所述的TEOS层区域52c的上表面。而间隙物60d则是终止于另一个TEOS层区域52d的上表面。
如同在图13A与图13B所示，一选择性的磊晶(epitaxy)方法随后开始进行。一单晶成长的磊晶层只在所述的半导体层16上未受到覆盖的区域成长。磊晶的区域62与64在单晶硅材上产生。所述的磊晶区域62与64一直成长延伸到大约为所述的TEOS层区域20a与20b的高度的一半。所述的磊晶区域62与64也被视为是“提高的”源极/漏极区域。这个所述的磊晶区域62与64的磊晶层的厚度主要是根据半导体层16的厚度以及下面所要解释的硅转化(siliciding)来决定。所述的硅转化消耗所呈现的硅材，因而使得一对应数量的硅材可以用于磊晶过程的反应。这个方法可以避免在所述的源极/漏极区域上在信道终端的“移除撕裂”。
如同在图14A与图14B所示，在磊晶方法后，一离子植入程序，例如n++，也就是重度的n型掺杂的植入开始实施(如图中的箭头80所示)，以为了制造所述的高度掺杂的源极/漏极区域70与72。在这里只需要利用一屏蔽来分离具有互补式金属氧化物半导体(CMOS)的区域。所述的磊晶区域62与64以及在图中所示的半导体层16在标线所标示的区域由于离子注入的结果而形成一n++掺杂的的低阻抗的型式。除此之外，在这个实施例中，在所述的源极/漏极区域72与所述的电容的底部电极区域34之间的连接也制造出来。一信道区域72位在介于所述的半导体层16的源极/漏极区域70与72之间仍然维持未受到掺杂。
所述的TEOS层区域52c与52d在植入制程的期间是作为一植入屏蔽。因此，所述的闸极电极54的掺杂以及覆盖电极56的掺杂在离子植入的过程中不会受到改变。
如同在图15A与图15B所示，所述的TEOS层52，尤其是所述的TEOS层区域52c与52d在所述的HDD(高密度漏极)植入后便加以蚀刻。一硅化物自我排列(salicide)的方式，(i.e.self-alignedsilicide)随即实施。为了这个目的，在一较佳的实施例中，一镍层沉积于整个区域上。在温度，例如达到500℃的条件下，镍硅化物形成于所述的磊晶区域62与64、所述的闸极电极54以及所述的覆盖电极56上，如图上所示的硅化物区域90到96。
如同在图16A与图16B所示，一钝化层100，例如由二氧化硅所组成的钝化层，随后被涂布上去。多个接触孔洞随后以蚀刻的方式蚀刻进入所述的钝化层100并且随后以例如，钨材加以充填，因此产生了连接区段102、104、106、108以及110，这个些区段分别连接到硅化物区域90、94、96以及92。在另一个具体实施例中，连接区段108与110替换成只有单一连接区段而连接到硅化物区域92。这些连接区段102到110随后也连接到一金属化层或者多个金属化层的内部连结上。一传统的CMOS制程方式，也被当作是“背端”的方式实施于这个实施例中。
图17表示一内存体小区120的一平面图，其上包含一FinFET 122以及一电容124。所述的电容124在尺寸上以表现出相较于从前面图1A到图17中所述的晶体管122具有较小的面积。
所述的电容124的有效面积可由下式产生A＝L.B+H.(2.L+B)其中，A表示电容124的有效面积，B表示电容的宽度，L表示电容的长度，而H则表示如同图16A中所述的底部电极区域34的高度。
对于这样一个嵌入DRAM电容值的应用的一个较佳区域面积的具体实施例为藉由一个快速地嵌入式DRAM取代中级尺寸的SRAM内存单元，例如在一微处理器内存阶层中的第二与第三存取等级，也就是在第二与第三等级的快取(cache)。举例来说，到目前为止，一SRAM内存小区具有一134F2的面积，其中F表示最小的特征尺寸。假如使用具有一介电常数εr相等于25的一介电层，例如五氧化钽，那么根据下列计算式的计算后，这个接口层可能可以达成传统嵌入式DRAM的电容值CMEM达到每内存小区25fF(femto-farads)。这个氧化物的电容值达到COX＝εrε0/tphys＝110fF/μm2其中，tphys为氧化层厚度，在一较佳的具体实施例中通常达到2nm。这形成储存电容值所需要的面积AMEM＝CMEM/COX-0.18μm2如果最小特征尺寸F相等于50nm，这使得对应的电容达到72F2。这样的面积可以用来产生，例如具有一基本面积L.B＝8F.6F的一平行六面体的底部电极区域34，而高度H则相等于1F。这样的面对应于一平面的SOI制程可以造成33％的面积减少。这样的面积获得更高的高度H的增压加。包括所述的存取晶体管在内，所述的FinFET以及电容装置的具有68F2的全部面积大小因而产生，所述的FinFET122并以一闸极接触而具体实施。因此，所述的嵌入式DRAM内存小区的面积可以小于所述的SRAM小区134F2的尺大小。
在本发明的情况下，一电容值整合于所述的FET平面上，也就是说整合于一SOI基材上所谓的顶部硅材上。对比于SOI-CMOS平面利用完全空阀的SOI晶体管的技术，本案使用的是FinFET，因而在边侧的两个控制信道上具有较佳的控制性质。而假如所述的晶体管特别高品质的闸极介电层用来当成电容的介电层时，SOI电容值得制造只需要一额外的步骤。
假如一有效地氧化厚度是1nm，而在闸极与顶部的硅空阀区具有0.8nm的校正厚度，并考虑量子力学的效应，每单位面积所具有的电容值为COX＝3.9ε0/tfox＝19fF/μm2其中，相等于1.8nm的tfox表示电性有效氧化厚度，而ε0则表示自由空间的电容率。若已知一金属闸极的使用，电性有效氧化厚度为了考虑闸极的空阀区降低0.4nm而使空阀区不再出现，那么所造成的每单位面积所具有的电容值为COX＝3.9ε0/tfox＝24fF/μm2根据本发明的电容值也被当成所谓的旁通电容值以减弱在集成电路装置上的电压供应时所谓的突起(spike)以及串音(cross talk)的效应。
在另一较佳的具体实施例中，一个别高k值的DRAM介电层(其中εr值远大于100)被用来取代所述的闸极氧化物。例如，包含钡锶钛(BST)化合物或钡锶钛的磊晶。因此，所需要的面积减少至大约22F2。一第二光罩用来定义这个在SOI叠层上所述的高k值的接口层的区域。
前面所提到的技术概念的带的另一个优势在于一平面晶体管位在纯逻辑区块以及嵌入式DRAM区块之间。除此之外，深层的信道与接触都可以避免。
在FinFET上的因为具有低泄漏电流以及较低的寄生电容值因而增加全部电容值中有效电容值的比例，因此所述的FinFET额外地造成另一个降低的嵌入式DRAM电容值CMEM等于10fF。
在图1A到图17的所有具体实施例中，并没有提到LDD掺杂(低度掺杂的漏极)的实施。因此，在另一具体实施例中，除了HDD掺杂外，一LDD掺杂也可以执行于所述的制程中。
在另一个具体实施例中，一晶体管以及所述的电容在空间上是排列成彼此相互远离，而且各自连接到所指定的连接区段上。
尤其是在只具有一个晶体管的DRAM内存小区(动态随机存取内存体)中，所述的连接区段104是不必要的。所述的间隙物60c与60d随后可以彼此接触以使得他们在终端区域70的掺杂期间以及在所述的选择性的硅转化(siliciding)期间当成是一个屏蔽。一终端区域随后透过所掺杂的原子的扩散从所述的底部电极区域34形成于间隙物60c与60d之下。
图18表示一DRAM内存小区(动态随机存取内存体)200的电路图，其具有三个晶体管M1到M2以及具有一电容Cs，并藉由参照图1A到图16A所解释的制程步骤的方式来制造。举例来说，如图17中所述的晶体管122是第一的情况中的晶体管M1。而所述的电容124则为对应的电容Cs。在这个第一个情况中，一电传导的连接形成于从接近于所述的半导体层16上的底部电极区域34的一额外的接点或从连接区段104到晶体管M2的闸极之间。
在另一个替代的实施例中，在第二个情况下的电路布局为选择成使得所述的晶体管122对应到图18中的晶体管M2，而电容124则是再一次的对应的电容Cs。在这个第二个情况中，所述的覆盖电极56电传导性地连接到所述的晶体管M1的一终端区域以及连接到所述的晶体管M2的闸极。
所述的内存体小区200的电路包含用以进行写入的一子电路以及用以进行读取的一子电路，在进行读取的期间，所述的电容Cs的充电状况不会改变，因而这个结果使得在一读取操作结束后不需要更新所述的充电状况。
所述的用以进行写入的子电路包含写入晶体管M1以及电容Cs。所述的晶体管M1的闸极端连接到一写入字符线路WWL。而所述的晶体管M1的源极端则是连接到一写入位线BL1。根据前面的第一个情况中所提到的在具有特定的良好电子特性的电路装置的情况中，所述的地晶体M1的漏极端引导到由所述的电容124的底部电极34所形成的一储存节点X。所述的电容Cs的覆盖电极56连接到接地的电动势VSS。根据上述的第二种情况的另一个替代的实施例中，所述的晶体管M1的漏极引导到由所述的电容124的覆盖电极56所形成的一储存节点。所述的电容Cs的底部电极34则是连接到接电的电动势VSS。
所述的用以进行读取的子电路包含写入晶体管M2与M3。所述的晶体管M3的闸极端连接到一读取字符线路RWL。而所述的晶体管M3的源极端则是连接到一写入位线BL2，并且在读取操作开始前，以一操作电动势，例如VDD来充电。所述的晶体管M3的源极端电连接到所述的晶体管M1的一漏极端。所述的晶体管M2的闸极则是连接到储存节点X。所述的晶体管M2的源极端则是连接到接地的电动势VSS。
所述的晶体管M2执行一放大器的任务，以使得即使是在储存节点X上具有充电损失的情况下，一个可靠的读取程序仍然可以进行。假如在储存节点X上具有一正型充电，那么所述的晶体管M2便是在其打开(switch on)的状态，而预先充电的读取位线路BL2则是在读区操作的期间放电。
因为所述的晶体管M2的闸极-源极的电容值与所述的电容Cs是并联连结的，所述的有效储存电容Ceff增加为Ceff＝Cs+CGS(M2)式中Cs表示所述的电容Cs的电容值，而CGS则为所述的晶体管M2的闸极-源极的电容值。考虑到制造的方法时，所述的储存电容Cs以及所述的晶体管M2的每单位面积的电容值可以，例如是相同量值，假如其中的闸极氧化物以及电容的介电层是制造在同一个介电层上而且在该层的每一点都具有相同的厚度时。
所述的内存小区200的面积需求是藉由组成有效储存电容Ceff的需要所决定。假如已知所述的内存小区200具有造成一高读取电流的低泄漏电流以及一高晶体管增益，进一步降低所述的储存电容Cs的尺寸是可能的。关于电容Cs所需要的面积，以及其内部的电子特性是具有多重的内存小区200的一内存单元是否能够合乎经济效益地制造的主要关键。具有多重的内存小区200的一内存单元也适合用来取代在一处理器内存阶层上的一SRAM。
在另一个具体的较佳实施例中，除了所述的FinFET晶体管之外，也可以使用一muti-FinFET晶体管取代不止一个网状组织(web)，因而多个网状组织彼此平行排列于其漏极端区域以及其源极端区域之间。
组件符号说明10 SOI基板 12 载子基板14 埋藏绝缘层 16 半导体层20、20a、20b TEOS层 22 光阻层30 叠层30a 晶体管部30b 电容部34 底部电极40 离子植入制程42 闸极氧化层 44 闸极氧化层46 介电层 50 多晶硅层52 TEOS层 52a- TEOS层d54 闸极电极56 覆盖电极60 氮化硅层60a- 间隙物d62 磊晶区域64 磊晶区域70 源极-漏极区域 72 源极-漏极区域80 离子植入制程82 主动区域90-96硅化物区域 100 钝化层102-110 连接区段120 内存小区122 晶体管 124 电容器200 DRAM内存小区
权利要求
1.一种集成电路装置(120)，其具有一电绝缘的绝缘区域，以及具有至少一序列的区域，所述的序列的区域形成一电容器(124)并且依序包含接近所述的绝缘区域的一电极区域(34)；一介电层区域(46)；以及远离所述的绝缘区域的一电极区域；其中所述的绝缘区域为设置在一平面上的一绝缘层(14)的一部份，而所述的电容器(124)以及在所述的集成电路(120)上的至少一主动组件(122)设置在所述的绝缘层(14)的同一侧，而所述的接近绝缘区域的电极区域(34)以及所述的主动组件(122)的一主动区域(82)设置在与用来设置所述的绝缘层(14)的平面相互平行的一平面上。
2.如权利要求1所述的电路装置(120)，其中所述的接近绝缘区域的电极区域(34)为一单晶区域，较佳者为一经过掺杂的半导体区域，以及/或是其中所述的接近绝缘区域的电极区域(34)以及/或是所述的主动区域(82)具有少于100nm或少于50nm的厚度，以及/或是其中所述的主动区域(82)为一单晶区域，较佳者为一经过掺杂或者是未经过掺杂的半导体区域，以及/或是所述的绝缘层(14)在其中一侧紧靠着一载子基板(12)，较佳者为含有一半导体材料或者是包含一半导体材料，特别是硅或单晶硅的材料的一基板，以及/或是其中所述的绝缘层(14)在另外一侧紧接于所述的接近绝缘区域的电极区域(34)，以及/或是其中边界区域较佳为完全位于两个相互平行的平面上，以及/或是其中所述的绝缘层(14)含有一电绝缘的材料，或者包含一电绝缘的材料，较佳者为一氧化物，尤其是二氧化硅，以及/或是其中所述的主动组件(122)为一晶体管，较佳者为一场效晶体管，尤其是一FinFET。
3.如权利要求1或2所述的电路装置(120)，其中所述的介电层区域(46)含有二氧化硅或是包含二氧化硅，以及/或是其中所述的介电层区域(46)包含一个介电常数大于4或大于10或大于50的材料，以及/或是所述的远离绝缘区域的电极区域(56)含有硅，较佳者为单晶硅，或者是包含硅，较佳者为单晶硅，以及/或是所述的远离绝缘区域的电极区域(56)含有一金属或包含一金属，以及/或是其中所述的远离绝缘区域的电极区域(56)含有一底阻抗的材料，较佳者为钛氮氧化物、钽氮氧化物、铷或者是高度掺杂的硅锗化物，以及/或是其中所述的远离绝缘区域的电极区域(56)含有金属-半导体化合物，尤其是一硅化物的区域(96)。
4.如任一前述的权利要求所述的电路装置(120)，其中所述的介电区域(46)以及所述的远离绝缘区域的电极区域(56)设置在所述的接近绝缘区域的电极区域(34)的二侧、三侧、四侧、五侧以及超过五侧的侧边区域上，以及/或是其中所述的接近绝缘区域的电极区域(34)含有多个网状组织，其中所述的网状组织的高度较佳者为高于所述的网状组织的宽度，较佳者的高度为达到宽度的两倍。
5.如任一前述的权利要求所述的电路装置(120)，其特征在于至少一场效晶体管(122)的信道区域(82)为所述的主动区域，所述的信道区域(82)较佳者是未经过掺杂的，以及/或是至少一场效晶体管(122)的控制电极(54)含有与所述的远离绝缘区域的电极区域(56)相同的材料以及/或是相同掺杂浓度的材料，以及/或是至少一场效晶体管(122)的控制电极绝缘区域(42、44)含有与所述的介电区域(46)相同的材料以及/或是具有相同厚度的材料，以及/或是至少一场效晶体管(122)的控制电极绝缘区域(42、44)含有与所述的介电区域(46)不同的材料以及/或是具有不同厚度的材料。
6.如权利要求5所述的电路装置(120)，其中所述的场效晶体管(122)含有至少一网状组织，以及/或是多个控制电极(54)设置在所述的网状组织(30a)相对的两侧，较佳者是两个或三个控制电极，以及/或是其中至少一控制电极(54)紧接于含有金属-半导体化合物的一区域，尤其是一硅化物的区域(92)，以及/或是其中一连接区域电连接于所述的控制电极(54)，所述的连接区域较佳的情形是藉由一厚绝缘层(18、20)，其中较佳者具有大于所述的控制电极绝缘区域(42、44)的一绝缘厚度，而与所述的信道区域绝缘，以及/或是所述的连接区域包含与所述的远离绝缘区域的电极区域(56)相同的材料以及/或是具有相同掺杂程度。
7.如权利要求5或6所述的电路装置(120)，其中所述的场效晶体管(122)的一个终端区域或两个终端区域(70、72)紧接于所述的绝缘层(14)，以及/或是其中至少一终端区域(70、72)紧接于含有一金属-半导体化合物，较佳者为一硅化物的一区域(90、94)，以及/或是其中所述的终端区域(70、72)具有一较主动区域(72)更厚的厚度。
8.如权利要求5-7任一所述的电路装置(120)，其中所述的间隙物(60b、60c)是设置在所述的控制电极(54)的两侧，其中所述的间隙物较佳的情形是含有与所述的电极层不同的材料，较佳者为氮硅化物，或者是包含与所述的电极层不同的材料，较佳者为氮硅化物，以及/或是其中一间隙物(60d)是设置在所述的远离绝缘区域的电极区域(56)的至少一侧，其中所述的间隙物含有与所述的电极层(50)不同的材料，较佳者为氮硅化物，或者是包含与所述的电极层(50)不同的材料，较佳者为氮硅化物，以及/或是其中设置在一控制电极(54)上的一间隙物(60c)以及设置在所述的远离绝缘区域的控制电极(56)上的一间隙物(60d)彼此接触。
9.如权利要求5-8任一所述的电路装置(120)，其中所述的场效晶体管(122)的一终端区域(72)以及所述的电容器(124)的接近绝缘区域的电极区域(34)彼此相互紧接在一起而且在边界上具有一电传导性的连接，以及/或是其中所述的紧接于所述的电极区域(34)的终端区域(72)并没有紧接于含有一金属-半导体化合物的一区域，以及/或是其中所述的其它终端区域(70)紧接于含有一金属-半导体化合物的一区域。
10.如权利要求9所述的电路装置(120)，其中所述的接近绝缘区域的电极区域(34)紧接于所述的终端区域(72)的那一侧较所述的接近绝缘区域的电极区域(34)与所述的那一侧横切的一侧为长，较佳者为至少具有两倍长或五倍长的长度，所述的较佳者为具有一晶体管宽度为最小的特征尺寸(F)的倍数的晶体管(122)，较佳者为超过三倍或五倍，或其中在所述的接近绝缘区域的电极区域(34)上与于所述的接近绝缘区域的电极区域(34)的紧接于所述的终端区域(72)的那一侧横切的一侧乃较紧接于所述的终端区域(72)的那一侧更长，较佳者为至少两倍长或至少五倍长，所述的较佳者为具有一晶体管宽度小于最小的特征尺寸(F)的三倍的晶体管(122)，较佳者为小于所述的最小特征尺寸(F)的两倍。
11.如前面所述的权利要求任一项所述的电路装置(120)，其中所述的电路装置(120)含有至少一处理器，较佳者为一微处理器，以及/或是其中所述的电容器(124)以及主动组件(122)形成一内存小区(120)、尤其是在一动态的RAM内存单元，以及/或是其中一内存小区含有一电容器(124)与一单一晶体管(122)或者是一电容(Cs)与超过一晶体管(M1到M3)，较佳者为三个晶体管(M1到M3)。
12.一种用以制造具有一电容器(124)的一集成电路装置(120)，尤其是一种如任一前述权利范围要求所述的电路装置(120)的方法，其中包含下列各项不限定顺序的执行步骤提供含有由电绝缘的材料以及一半导体层(16)所组成的一绝缘层(14)的一基板(10)，图形化所述的半导体层(16)以形成一电容的至少一电极区域(34)以及一晶体管(122)的至少一主动区域(82)，在图形化所述的半导体层(16)后，产生至少一介电层(42、44)，在产生所述的至少一介电层(42、44)后，产生一电极层(50)，远离绝缘区域形成所述的电容器(124)的一电极(56)，其远离在所述的电极层上(50)中的一绝缘区域。
13.如权利要求12所述的方法，其特征在于下列步骤在所述的半导体层(16)图形化前，于其上涂布至少一绝缘层(18、20)，较佳者为一氮化硅层(18)以及/或是具有一第一厚度的一氧化层(20)，以及/或是对接近所述的绝缘区域的电极(34)进行掺杂，较佳者在产生所述的介电层(42、44、46)前进行，以及/或是在产生所述的晶体管(122)的主动区域(82)上的介电层时，同时产生所述的介电层(42、44、46)，以及/或是在形成远离所述的绝缘区域的电极区域(56)时，同时形成所述的晶体管(122)的一控制电极(54)。
14.如权利要求12或13所述的方法，其特征在于下列步骤在产生所述的电极层(50)后，产生一附属层(52)，较佳者为厚度较所述的氧化层(18、20)的厚度更大的附属层，以及/或是利用所述的附属层(52)作为一光罩，以图形化所述的远离绝缘区域的电极区域(56)以及图形化所述的晶体管的一控制电极(54)。
15.如权利要求12或14任一所述的方法，其特征在于下列步骤在图形化所述的晶体管(122)的一控制电极(54)后，涂布另一附属层(60)，较佳者为一氮化硅层，以及/或是非等向性蚀刻所述的另一附属层(60)。
16.如权利要求12-15任一所述的方法，其特征在于下列步骤重复图形化所述的绝缘层(18、20)，较佳者所述的附属层(52)的厚度逐渐减少，然而，以及/或是所述的附属层(52)不会完全被移除，以及/或是在图形化所述的绝缘层(20)后，非等向蚀刻所述的另一附属层(60)。
17.如权利要求12-16任一所述的方法，其特征在于下列步骤在形成所述的远离绝缘区域的电极区域(56)以及/或是所述的晶体管(122)的一控制电极(54)图形化后，于所述的半导体材料(16)所组成的未覆盖的区域上实施选择性地磊晶程序，以及/或是在形成所述的远离绝缘区域的电极区域(56)后，以及/或是所述的晶体管(122)的一控制电极(54)图形化后，较佳者为一磊晶程序后，对所述的晶体管(122)的终端区域(70、72)进行掺杂。
18.如权利要求12-17任一所述的方法，其特征在于下列步骤移除所述的附属层(52)，较佳者为在图形化所述的绝缘层(18、20)以及/或是执行完所述的选择性磊晶后，以及/或是于所述的电极层(54)上以及/或是于所述的未覆盖的半导体区域(16)上选择性形成一金属-半导体化合物，尤其是选择性地形成一硅化物。
全文摘要
本案提供一集成电路装置(120)的详细说明以及其它细节，所述的集成电路装置包含一晶体管(122)，较佳者为一所谓的FinFET，以及一电容器(124)。所述的电容器(124)的底部电极于一SOI基板上与所述的晶体管(122)的一信道区域设置在一起。所述的电路装置(120)可以简单的制造而且具有显著的电子特性。
文档编号H01L27/06GK1706027SQ200380101541
公开日2005年12月7日 申请日期2003年10月10日 优先权日2002年10月18日
发明者R·布雷德洛, J·哈特维奇, C·帕查, W·雷斯纳, T·舒尔滋 申请人:因芬尼昂技术股份公司