专利名称：薄膜晶体管阵列基板及其制造方法
技术领域：
本发明涉及液晶显示(LCD)器件，具体涉及薄膜晶体管阵列基板及其制造方法。
背景技术：
通常，液晶显示器件通过利用所施加的电场调节液晶材料的透射率来输出图像。为此目的，液晶显示器件包括液晶显示板，在其中以矩阵形式设置多个液晶单元；和驱动电路，用于驱动液晶显示板。具体地说，液晶显示板包括彼此面对的薄膜晶体管阵列基板和滤色器阵列基板、用于维持两个阵列基板之间的单元间隙的间隔物(spacer)、以及单元间隙内注入的液晶。滤色器阵列基板包括包含液晶单元的滤色器、反射外部光并分隔各滤色器的黑底、向液晶单元施加参考电压的公共电极、以及附着在液晶单元上的配向膜(alignment film)。
薄膜晶体管阵列基板包括多条选通线(gate line)和多条数据线。在选通线和数据线的每个交叉点处形成薄膜晶体管作为开关器件。多个像素电极分别连接到所形成的薄膜晶体管。配向膜被附着到液晶单元上。选通线和数据线通过多个焊盘部分中的各焊盘部分接收来自驱动电路的信号。每个薄膜晶体管响应于通过选通线施加的扫描信号，把像素电压信号提供给像素电极。像素电压信号是通过数据线提供的。
液晶显示板是通过组合分别制造的薄膜晶体管阵列基板和滤色器阵列基板来制造的。液晶材料被注入上述两个基板之间。然后把之间夹有液晶材料的上述两个基板密封。在制造这种液晶显示器件时，由于薄膜晶体管阵列基板涉及半导体工艺并且需要多个掩模工艺，因此薄膜晶体管阵列基板的制造工艺较为复杂，并且导致液晶显示板的高制造成本。
为了降低制造成本，希望减少掩模工艺的数量。这是因为，每个掩模工艺包括多个工序，例如薄膜淀积、清洁、光刻、蚀刻、光刻胶剥离、检查等等工序。近来，已引入了一种四掩模工艺。该四掩模工艺是从通常使用的现有的五掩模工艺得到的。
图1是显示根据现有技术的薄膜晶体管阵列基板的一部分的平面图。图2是沿图1中的线I-I’截取的现有技术薄膜晶体管阵列基板的剖面图。参见图1和2，薄膜晶体管阵列基板包括彼此交叉的多条选通线2和多条数据线4。栅绝缘膜44设置在下基板42上并位于选通线2和数据线4之间。薄膜晶体管6形成在选通线和数据线的每个交叉点处。像素电极18形成在由选通线和数据线的交叉所限定的单元区域中。薄膜晶体管阵列基板进一步包括存储电容器20、选通焊盘部分26和数据焊盘部分34。存储电容器20形成在像素电极18和前级选通线2的交叠部分处。选通焊盘部分26连接到选通线2。数据焊盘部分34连接到数据线4。
薄膜晶体管6包括栅极8、源极10、漏极12和半导体图形47的有源层14。栅极8连接到选通线2。源极10连接到数据线4。漏极12连接到像素电极18。半导体图形47的有源层14具有在源极10和漏极12之间限定的沟道区，并且与栅极8交叠。
有源层14由下数据焊盘电极36、存储电极22、数据线4、源极10和漏极12覆盖。欧姆接触层48形成在有源层14上。半导体图形47的欧姆接触层48接触下数据焊盘电极36、存储电极22、数据线4、源极10、漏极12。薄膜晶体管6响应于提供给选通线2的选通信号，在像素电极18中充入并维持通过数据线4提供的像素电压信号。
像素电极18经由通过钝化膜50的第一接触孔16连接到薄膜晶体管6的漏极12。像素电极18中充入的像素电压造成与上基板(未示出)上形成的公共电极之间的电位差。位于薄膜晶体管基板和上基板之间的液晶材料由于介电各向异性而在该电位差的影响下旋转。旋转的液晶材料使由光源(未示出)发射的入射光通过像素电极18透射到上基板。
存储电容器20包括前级选通线2、存储电极22和像素电极18。存储电极22与前级选通线2交叠，二者之间有栅绝缘膜44、有源层14和欧姆接触层48。像素电极18通过在钝化膜50处形成的第二接触孔24与存储电极22相连接并交叠，二者之间有钝化膜50。存储电极20把像素电压充入像素电极18并维持一稳定电压，直至充入下一个像素电压。
选通线2通过选通焊盘部分26连接到选通驱动器(未示出)。选通焊盘部分26包括下选通焊盘电极28和上选通焊盘电极32。下选通焊盘电极28从选通线2延伸。上选通焊盘电极32经由第三接触孔30连接到下选通焊盘电极28，第三接触孔30穿过栅绝缘膜44和钝化膜50。
数据线4通过数据焊盘部分34连接到数据驱动器(未示出)。数据焊盘部分34包括下数据焊盘电极36和上数据焊盘电极40。下数据焊盘电极36从数据线4延伸。上数据焊盘电极40经由第四接触孔38连接到下数据焊盘电极36，第四接触孔38穿过钝化膜50。具有上述结构的薄膜晶体管基板是通过使用四掩模工艺形成的。
图3A到3D是顺序地显示图2所示的现有技术薄膜晶体管基板的制造方法的剖面图。参见图3A，在下基板42上形成多个选通图形。通过诸如溅射的淀积方法在下基板42上形成选通金属层。随后通过一使用第一掩模和一蚀刻工艺的光刻工艺来对选通金属层构图，从而形成多个选通图形，这其中包括选通线2、栅极8和下选通焊盘电极28。用于选通金属层的材料包括铬(Cr)、钼(Mo)、铝(Al)等，上述材料以单层结构或双层结构的形式使用。
参见图3B，在设有选通图形的下基板42上顺序地形成栅绝缘膜44、有源层14、欧姆接触层48和源/漏图形。通过诸如等离子体增强化学气相淀积(PECVD)和溅射的淀积技术在其上具有选通图形的下基板42上顺序地形成栅绝缘膜44、非晶硅层、n+非晶硅层和源/漏金属层。
通过一使用第二掩模的光刻工艺在源/漏金属层上形成光刻胶图形。在此情况下，第二掩模是具有衍射曝光部分的衍射曝光掩模，其中衍射曝光部分对应于薄膜晶体管的沟道部分。所得到的沟道部分的光刻胶图形具有低于源/漏图形部分的光刻胶图形的高度。
然后，通过一使用该光刻胶图形的湿法蚀刻工艺对源/漏金属层进行构图，从而形成源/漏图形，该源/漏图形包括数据线4，源极10、与源极10一体的漏极12和存储电极22。
接着，通过一使用该同一光刻胶图形的干法蚀刻工艺同时对非晶硅层和n+非晶硅层进行构图。所得到的半导体图形47包括欧姆接触层48和有源层14。通过一灰化工艺除去沟道部分中具有较低高度的光刻胶图形，然后通过一干法蚀刻工艺蚀刻沟道部分的源/漏图形和欧姆接触层48。因此，沟道部分的有源层14被露出以使源极10和漏极12分离。然后，通过一剥离工艺除去源/漏图形上留下的光刻胶图形残余物。
参见图3C，在包括源/漏图形的栅绝缘膜44上形成钝化膜50。钝化膜50包括第一到第四接触孔16、24、30和38。用于源/漏图形的金属包括铬(Cr)、钛(Ti)、钽(Ta)等。通过诸如PECVD的淀积技术在具有源/漏图形的整个栅绝缘膜44上形成钝化膜50。
然后通过一使用第三掩模和一蚀刻工艺的光刻工艺对钝化膜50构图，从而形成第一到第四接触孔16、24、30和38。第一接触孔16穿过钝化膜50并露出漏极12。第二接触孔24穿过钝化膜50并露出存储电极22。第三接触孔30穿过钝化膜50和栅绝缘膜44并露出下选通焊盘电极28。第四接触孔38穿过钝化膜50并露出下数据焊盘电极36。
栅绝缘膜44由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘材料制成。钝化膜50象栅绝缘膜44一样由无机绝缘材料制成，或者由具有小介电常数的有机绝缘材料制成，例如丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)。
参见图3D，在钝化膜50上形成多个透明电极图形。更具体地说，通过诸如溅射等的淀积技术在整个钝化膜50上淀积透明电极材料。然后，通过一使用第四掩模和一蚀刻工艺的光刻工艺对该透明电极材料进行构图。所得到的多个透明电极图形包括像素电极18、上选通焊盘电极32和上数据焊盘电极40。像素电极18经由第一接触孔16电连接到漏极12，同时经由第二接触孔24电连接到与前级选通线2交叠的存储电极22。上选通焊盘电极32经由第三接触孔30电连接到下选通焊盘电极28。上数据焊盘电极40经由第四接触孔38电连接到下数据焊盘电极36。在该连接中，透明电极材料由铟锡氧化物(ITO)、锡氧化物(TO)或铟锌氧化物(IZO)制成。
如上所述，现有技术的薄膜晶体管阵列基板及其制造方法采用四掩模工艺。与五掩模工艺相比，该四掩模工艺简化了制造工艺，并因此降低了制造成本。但是，由于该掩模工艺仍然较为复杂并且仅能有限地降低制造成本，因此需要一种能够进一步降低制造成本的更简单的制造工艺。
发明内容
因此，本发明旨在提供一种薄膜晶体管阵列基板及其制造方法，其实质性地消除了由于现有技术的局限和缺点所导致的一个或更多个问题。
本发明的一个目的是提供一种具有简化结构的薄膜晶体管阵列基板。
本发明的另一个目的是提供一种制造具有简化结构的薄膜晶体管阵列基板的简单方法。
本发明的其它特征和优点将在以下说明中阐述，其部分地可以从以下的说明中了解，或者可以通过本发明的实践来获知。本发明的这些和其它优点可以通过说明书、权利要求以及附图中特别指出的结构来实现和获得。
正如此处所具体体现和广义描述的那样，为了实现这些和其它优点并依照本发明的目的，该薄膜晶体管阵列基板包括在一基板上的选通图形。该选通图形包括薄膜晶体管的栅极、连接到栅极的选通线、和连接到选通线的下选通焊盘电极。薄膜晶体管阵列基板的源/漏图形包括源极和漏极、连接到源极的数据线、和连接到数据线的下数据焊盘电极。半导体图形形成在源/漏图形之下。薄膜晶体管阵列基板的透明电极图形包括连接到漏极的像素电极、连接到下选通焊盘电极的上选通焊盘电极、和连接到下数据焊盘电极的上数据焊盘电极。薄膜阵列基板进一步包括层叠在除了形成有透明电极图形的区域以外的剩余区域处的栅绝缘图形和钝化膜图形。源/漏图形被钝化膜图形露出，并且源/漏图形的侧表面比钝化膜图形进一步向下和向外倾斜。
在另一个方面，薄膜晶体管阵列基板的制造方法包括在一基板上形成选通图形，该选通图形包括薄膜晶体管的栅极、连接到栅极的选通线、和连接到选通线的下选通焊盘电极；在该基板上形成栅绝缘膜以覆盖该基板上的选通图形和该基板的露出部分；形成半导体图形和该半导体图形之上的源/漏图形，该源/漏图形包括薄膜晶体管的源极和漏极、连接到源极的数据线、和连接到数据线的下数据焊盘电极；形成透明电极图形、钝化膜图形和栅绝缘图形，其中该透明电极图形覆盖该基板的一部分，该透明电极图形包括连接到漏极的像素电极、连接到下选通焊盘电极的上选通焊盘电极、和连接到下数据焊盘电极的上数据焊盘电极，并且该钝化膜图形层叠在栅绝缘图形上，该钝化膜图形和该栅绝缘图形覆盖该基板的除了被透明电极图形覆盖的部分以外的剩余部分；对被钝化膜图形露出的源/漏图形的侧表面进行整形，以使其比钝化膜图形进一步向下和向外倾斜；在其上形成有光刻胶图形的基板上淀积透明材料；以及除去光刻胶图形上的透明电极材料的部分以及其下的光刻胶图形，以形成透明电极图形。
应该理解，以上总体说明和以下详细说明都是示例性和解释性的，目的在于根据要求的权利提供对本发明的进一步解释。
所包括的用来提供本发明进一步理解的附图被并入说明书并且构成本说明书的一部分，其示出了本发明的实施例，并与说明一起用于解释本发明的原理。在附图中图1是示出根据现有技术的薄膜晶体管阵列基板的一部分的平面图；图2是沿图1中线I-I’截取的现有技术薄膜晶体管阵列基板的剖面图；图3A到3D是顺序示出图2所示的现有技术薄膜晶体管阵列基板的制造方法的剖面图；图4是根据本发明第一实施例的例示薄膜晶体管阵列基板的平面图；图5是沿图4中线II-II’截取的例示薄膜晶体管阵列基板的剖面图；图6是由于待由本发明实施例解决的底切现象而导致的像素电极断开的剖面图；图7A是根据使用三掩模工艺的本发明实施例由第一掩模工艺在下基板上形成的例示选通图形的平面图；图7B是根据使用三掩模工艺的本发明实施例由第一掩模工艺在下基板上形成的例示选通图形的剖面图；图8A是包括根据使用三掩模工艺的本发明实施例由第二掩模工艺形成的源/漏图形和半导体图形的例示基板的平面图；图8B是包括根据使用三掩模工艺的本发明实施例由第二掩模工艺形成的源/漏图形和半导体图形的例示基板的剖面图；图9A显示根据使用三掩模工艺的本发明实施例由使用第二掩模的例示光刻工艺形成光刻胶图形；图9B显示根据使用三掩模工艺的本发明实施例对源/漏金属层进行构图的例示湿法蚀刻工艺；图9C显示根据使用三掩模工艺的本发明实施例对沟道区域中的源/漏进行构图的干法蚀刻工艺之前的灰化工艺；图9D显示根据使用三掩模工艺的本发明实施例的源/漏的例示图形；图10A是包括根据使用三掩模工艺的本发明实施例由第三掩模工艺形成的例示图形的基板的平面图；图10B是包括根据使用三掩模工艺的本发明实施例由第三掩模工艺形成的例示光刻胶图形的基板的剖面图；图10C是示出根据使用三掩模工艺的本发明实施例使用第三掩模工艺进行构图的例示干法蚀刻工艺的剖面图；图10D是示出根据使用三掩模工艺的本发明实施例使用第三掩模工艺进行电极材料淀积的剖面图；图10E是根据使用三掩模工艺的本发明实施例使用第三掩模工艺形成透明电极图形的剖面图；图11是示出例示薄膜晶体管中的具有倾斜侧表面的漏极的照片。
具体实施例方式
图4是根据本发明第一实施例的例示薄膜晶体管阵列基板的平面图。图5是沿图4中线II-II’截取的例示薄膜晶体管阵列基板的剖面图。参见图4和5，薄膜晶体管阵列基板包括彼此交叉的选通线52和数据线58。薄膜晶体管阵列基板还包括选通线52和数据线58之间的栅绝缘图形90。栅绝缘图形形成在下基板88上。薄膜晶体管80形成在选通线52和数据线58的交叉处。像素电极72设置在由选通线52和数据线58的交叉所限定的像素区域中。薄膜晶体管阵列基板进一步包括存储电容器78、选通焊盘部分82、和数据焊盘部分84。存储电容器78形成在前级选通线52和存储电极66之间的交叠部分。存储电极66连接到像素电极72。选通焊盘部分82连接到选通线52。数据焊盘部分84连接到数据线58。
薄膜晶体管80包括栅极54、源极60、漏极62和半导体图形147。栅极54连接到选通线52。源极60连接到数据线58。漏极62连接到像素电极72。半导体图形147包括与栅极54交叠的有源层92，栅绝缘图形90位于有源层92和栅极54之间，并且该有源层92形成了源极60和漏极62之间的沟道70。薄膜晶体管80响应于提供到选通线52的选通信号，使得可以对像素电极72充电并维持提供给数据线58的像素电压信号。
如以上参考图4和5所述，半导体图形147包括有源层92。有源层92包括位于源极60和漏极62之间的沟道部分。有源层92与源极60、漏极62、数据线58和下数据焊盘电极64交叠。有源层92还与存储电极66交叠。而且，有源层被形成为部分地与选通线52交叠，其中栅绝缘图形90位于二者之间。半导体图形147进一步包括形成在有源层92上的欧姆接触层94以建立与源极60、漏极62、存储电极66、数据线58和下数据焊盘电极64的欧姆接触。
像素电极72连接到薄膜晶体管80的被钝化膜图形98露出到外部的漏极62和存储电极66。像素电极72利用充入的像素电压产生相对于在上基板(未示出)上形成的公共电极的电位差。由于该电位差，位于薄膜晶体管阵列基板和上基板之间的液晶材料基于介电各向异性而旋转。旋转的液晶材料使由光源(未示出)发射的光通过像素电极72透射到上基板。
存储电容器78包括前级选通线52和存储电极66。存储电极66与前级选通线52交叠，二者之间有栅绝缘图形90、有源层92和欧姆接触层94。像素电极72连接到被钝化膜图形98露出到外部的存储电极66。存储电容器78被充入施加到像素电极72的像素电压。存储电容器保持该像素电压，直至在存储电容器中充入一个新的像素电压。
仍然参见图4和5，选通线52通过选通焊盘部分82连接到选通驱动器(未示出)。数据线58通过数据焊盘部分(未示出)连接到数据驱动器(未示出)。选通焊盘部分82包括从选通线52延伸的下选通焊盘电极56和连接到下选通焊盘电极56的上选通焊盘电极74。
数据线58通过数据焊盘部分84连接到数据驱动器(未示出)。数据焊盘部分84包括从数据线58延伸的下数据焊盘电极64和连接到下数据焊盘电极64的上数据焊盘电极76。数据焊盘部分84进一步包括栅绝缘图形90、有源层92和欧姆接触层94，欧姆接触层94形成在下数据焊盘电极64和下基板88之间。栅绝缘图形90和钝化膜图形98形成在一个不包括像素电极72、上选通焊盘电极74和上数据焊盘电极76的区域中。
然后，形成源/漏图形。源/漏图形包括源极60、漏极62、存储电极66和下数据焊盘电极64。源/漏图形可以由钼(Mo)、钼合金或钕化铝(AlNd)制成。
然后通过一使用包含六氟化硫SF6和氧气O2的蚀刻气体的干法蚀刻工艺对源/漏图形进行构图。该干法蚀刻工艺避免了在使用湿法蚀刻时发生的由于源/漏图形的底切现象而导致的像素电极断开。底切现象起因于在源/漏由铬(Cr)制成时源/漏图形与湿法蚀刻的反应。在此例中，钝化膜98、半导体图形和栅绝缘膜90与干法蚀刻气体反应以形成钝化图形98。反之，源/漏图形不与干法蚀刻气体反应，因此不被构图。所得到的源/漏图形具有比半导体图形和栅绝缘膜90宽的宽度。因此，在与源/漏图形接触的多个透明电极图形之间发生断开。
图6是由于待由本发明实施例解决的底切现象而导致的像素电极断开的剖面图。如图6所示，如果在漏极62的下部发生底切，则像素电极72连接到漏极62，而像素电极72未电连接到存储电极66。结果，像素电压不能被正常充入电容器78。
为了解决上述问题，在本发明的实施例中，通过使用一种可以用干法蚀刻来蚀刻的金属来形成源/漏图形，以在形成钝化膜图形期间把该金属与半导体图形、栅绝缘膜90a和钝化膜98a一起进行构图。在此阶段，源/漏图形的宽度与半导体图形、栅绝缘膜90a(例如图8B所示)和钝化膜98a(例如图10B所示)的宽度类似。然后，被钝化膜图形露出的存储电极66和漏极62被形成为比对应于钝化膜图形的光刻胶图形进一步向下和向外倾斜。例如，存储电极66的倾斜侧部区域的宽度和漏极62的倾斜侧部区域的宽度都是大约0.1μm到1μm。
在本发明的实施例中，具有这种设置的薄膜晶体管阵列基板是通过使用三掩模工艺制造的。该三掩模工艺包括用于形成选通图形的第一掩模工艺；用于形成半导体图形和源/漏图形的第二掩模工艺；和用于形成栅绝缘图形90、钝化膜图形98和透明电极图形的第三掩模工艺。下面参考图7A到10E对使用三掩模工艺的本发明实施例进行说明。
图7A是根据使用三掩模工艺的本发明实施例由第一掩模工艺在下基板上形成的例示选通图形的平面图。图7B是根据使用三掩模工艺的本发明实施例由第一掩模工艺在下基板上形成的例示选通图形的剖面图。在图7A和7B中，通过诸如溅射的淀积方法在下基板88上形成选通金属层。该选通金属层可以是单层或双层结构类型的Cr，MoW，Cr/Al，Cu，Al(Nd)，Mo/Al，Mo/Al(Nd)，Cr/Al(Nd)等。然后，通过一使用第一掩模和一蚀刻工艺的光刻工艺对选通金属层进行构图，以形成包括选通线52和栅极54的选通图形。
图8A是包括根据使用三掩模工艺的本发明实施例由第二掩模工艺形成的源/漏图形和半导体图形的例示基板的平面图。图8B是包括根据使用三掩模工艺的本发明实施例由第二掩模工艺形成的源/漏图形和半导体图形的例示基板的剖面图。参见图8A和8B，在具有选通图形的下基板88上顺序地形成栅绝缘层90a、非晶硅层、n+非晶硅层和源/漏金属层。栅绝缘层90a是由诸如等离子体增强化学气相淀积(PECVD)或溅射的淀积技术形成的。此处，栅绝缘层90a由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘材料制成。源/漏金属层由钼(Mo)、钼合金或钕化铝(AlNd)制成。
图9A示出根据使用三掩模工艺的本发明实施例由使用第二掩模的例示光刻工艺形成光刻胶图形。参见图9A，随后通过一使用第二掩模的光刻工艺形成光刻胶图形71b。在此情况下，使用具有衍射曝光部分的衍射曝光掩模作为第二掩模。该衍射曝光部分对应于薄膜晶体管的沟道部分。结果，沟道部分中的光刻胶图形高度低于源/漏部分中的光刻胶图形高度。
图9B示出根据使用三掩模工艺的本发明实施例对源/漏金属层进行构图的例示湿法蚀刻工艺。参见图9B，随后通过一使用光刻胶图形71b的湿法蚀刻工艺对源/漏金属层进行构图。所得到的源/漏图形包括数据线58、源极60、与源极60一体的漏极62和存储电极66。
图9C示出根据使用三掩模工艺的本发明实施例在对沟道区域中的源/漏进行构图的干法蚀刻工艺之前的灰化工艺。参见图9C，通过一使用同一光刻胶图形71b的干法蚀刻工艺对非晶硅层和n+非晶硅层同时进行构图，从而提供欧姆接触层94和有源层92。而且，如图9C所示，通过灰化工艺除去沟道部分中的具有较低高度的光刻胶图形71b。
图9D示出根据使用三掩模工艺的本发明实施例的源/漏的例示图形。参见图9D，随后通过一干法蚀刻工艺蚀刻沟道部分的源/漏图形和欧姆接触层94。沟道部分的有源层92被露出以使源极60与漏极62分离。然后，使用一剥离工艺除去源/漏图形部分上留下的光刻胶图形残余物。
图10A是包括根据使用三掩模工艺的本发明实施例由第三掩模工艺形成的例示图形的基板的平面图。图10B是包括根据使用三掩模工艺的本发明实施例由第三掩模工艺形成的例示光刻胶图形的基板的剖面图。参见图10B，通过诸如溅射的淀积技术在具有源/漏图形的栅绝缘膜90a上淀积钝化膜98a。钝化膜98a可以由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘材料制成。另选地，钝化膜可以由具有小介电常数的有机绝缘材料制成，例如丙烯酸有机化合物、BCB(苯并环丁烯)、或PFCB(全氟环丁烷)。光刻胶被施加到整个钝化膜98a上。随后，如图10B所示，通过一使用第三掩模的光刻工艺形成光刻胶图形71c。
图10C是示出根据使用三掩模工艺的本发明实施例使用第三掩模工艺进行构图的例示干法蚀刻工艺的剖面图。参见图10C，随后通过一使用光刻胶图形71c作为掩模的干法蚀刻工艺对钝化膜98a和栅绝缘膜90进行构图，以在除了其中含有透明电极图形的区域以外的剩余区域处形成钝化膜图形98和栅绝缘图形90。此处，在干法蚀刻工艺中使用含有六氟化硫SF6和氧气O2的蚀刻气体。因此，栅绝缘图形90与钝化膜图形98之间的薄膜晶体管的漏极62、存储电极66和半导体图形被蚀刻。所得到的漏极62和存储电极66比对应于钝化膜图形98的光刻胶图形进一步向下和向外倾斜。例如，漏极62的倾斜侧部区域的宽度d1和存储电极66的倾斜侧部区域的宽度d2都大约是0.1μm到1μm。
用于源/漏图形的金属包括可以由干法蚀刻工艺蚀刻的材料，例如钼(Mo)、钼合金(Mo合金)、或钕化铝(AlNd)。漏极62是利用干法蚀刻工艺蚀刻的。所蚀刻的漏极62如图11中的照片所示那样倾斜。此处，倾斜部分的线宽度是大约0.1μm到1μm。
图10D是根据使用三掩模工艺的本发明实施例使用第三掩模工艺淀积电极材料的剖面图。参见图10D，随后在其上具有光刻胶图形71c的整个薄膜晶体管阵列基板88上淀积透明电极材料74a。该透明电极是通过诸如溅射的淀积技术淀积的。在此方面，透明电极材料由铟锡氧化物(ITO)、锡氧化物(TO)或铟锌氧化物(IZO)制成。通过一使用提升法(lift-offmethod)的剥离工艺将光刻胶图形71c从其上具有淀积的透明电极材料的薄膜晶体管阵列基板88上除去。
图10E是根据使用三掩模工艺的本发明实施例使用第三掩模工艺形成透明电极图形的剖面图。参见图10E，淀积在光刻胶图形71c上的透明电极材料74a与光刻胶图形71c一起被去除，以形成包括上选通焊盘电极74、像素电极72和上数据焊盘电极76的透明图形。上选通焊盘电极74覆盖下选通焊盘电极56。像素电极72连接到薄膜晶体管的漏极62和存储电容器78的存储电极66。上数据焊盘电极76电连接到下数据焊盘电极64。
如上所述，在薄膜晶体管阵列基板及其制造方法的实施例中，通过使用提升法的三掩模工艺简化了基板的结构及其制造工艺。因此，可以实现更低的制造成本和更高的制造产量。而且，在薄膜晶体管阵列基板及其制造方法的实施例中，源/漏图形采用可以通过干法蚀刻来蚀刻的金属。因此，可以避免在对栅绝缘膜和钝化膜构图时发生的底切现象。
本领域技术人员应该理解，在不脱离本发明的精神或范围的情况下，可以对上述薄膜晶体管阵列基板及其制造方法进行各种改进和变型。因此，应认为本发明覆盖了在所附权利要求及其等同物范围内的各种改进和变型。
权利要求
1.一种薄膜晶体管阵列基板，其包括一基板上的选通图形，该选通图形包括薄膜晶体管的栅极、连接到栅极的选通线、和连接到选通线的下选通焊盘电极；源/漏图形，其包括薄膜晶体管的源极和漏极、连接到源极的数据线、和连接到数据线的下数据焊盘电极；在源/漏图形之下形成的半导体图形；透明电极图形，其包括连接到漏极的像素电极、连接到下选通焊盘电极的上选通焊盘电极、和连接到下数据焊盘电极的上数据焊盘电极；以及栅绝缘图形和钝化膜图形，二者层叠在除了其中形成有透明电极图形的区域以外的剩余区域处，其中源/漏图形被钝化膜图形露出，并且源/漏图形的侧表面比钝化膜图形进一步向下和向外倾斜。
2.根据权利要求1所述的薄膜晶体管阵列基板，其中源/漏图形包括钼(Mo)、钼合金(Mo合金)和钕化铝(AlNd)中的至少一种。
3.根据权利要求1所述的薄膜晶体管阵列基板，进一步包括存储电容器，该存储电容器包括选通线和与选通线交叠的存储电极，栅绝缘图形和半导体图形位于该选通线和该存储电极之间。
4.根据权利要求3所述的薄膜晶体管阵列基板，其中钝化膜图形露出漏极和存储电极的侧表面。
5.根据权利要求4所述的薄膜晶体管阵列基板，其中漏极的侧表面在一个宽度为大约0.1μm到1μm的侧部区域倾斜。
6.一种制造薄膜晶体管阵列基板的方法，其包括在一基板上形成选通图形，该选通图形包括薄膜晶体管的栅极、连接到栅极的选通线、和连接到选通线的下选通焊盘电极；在基板上形成栅绝缘膜以覆盖基板上的选通图形和基板的露出部分；形成半导体图形和该半导体图形之上的源/漏图形，该源/漏图形包括薄膜晶体管的源极和漏极、连接到源极的数据线、和连接到数据线的下数据焊盘电极；形成透明电极图形、钝化膜图形、和栅绝缘图形，其中透明电极图形覆盖基板的一部分，透明电极图形包括连接到漏极的像素电极、连接到下选通焊盘电极的上选通焊盘电极、和连接到下数据焊盘电极的上数据焊盘电极，并且钝化膜图形层叠在栅绝缘图形上，钝化膜图形和栅绝缘图形覆盖基板的除了被透明电极图形覆盖的部分以外的剩余部分；对被钝化膜图形露出的源/漏图形的侧表面进行整形，以使其比钝化膜图形进一步向下和向外倾斜；在其上形成有光刻胶图形的基板上淀积透明材料；以及除去光刻胶图形上的透明电极材料的部分以及其下的光刻胶图形，以形成透明电极图形。
7.根据权利要求6所述的方法，进一步包括形成存储电容器，该存储电容器包括选通线和与选通线交叠的存储电极，栅绝缘图形和半导体图形位于该选通线和该存储电极之间。
8.根据权利要求6所述的方法，其中形成半导体图形和源/漏图形包括顺序地在栅绝缘层之上形成半导体层和在半导体层之上形成源/漏金属层；在源/漏金属层之上形成第一光刻胶掩模图形；以及使用湿法蚀刻工艺对源/漏金属层和其下的半导体层进行构图。
9.根据权利要求8所述的方法，其中掩模图形包括与薄膜晶体管的沟道部分对应的衍射曝光部分。
10.根据权利要求6所述的方法，其中形成透明电极图形、栅绝缘图形、和钝化图形包括形成一覆盖源/漏图形和栅绝缘膜的钝化膜；形成一覆盖钝化膜的部分的第二光刻胶掩模图形；以及通过除去除了被光刻胶掩模图形覆盖的部分以外的钝化膜和栅绝缘膜部分，通过光刻胶掩模图形使用干法蚀刻工艺对钝化膜和其下的栅绝缘膜进行构图。
11.根据权利要求6所述的方法，其中源/漏图形包括钼(Mo)、钼合金(Mo合金)和钕化铝(AlNd)中的至少一种。
12.根据权利要求10所述的方法，其中干法蚀刻工艺使用含有六氟化硫SF6和氧气O2的气体。
全文摘要
薄膜晶体管阵列基板及其制造方法。薄膜晶体管阵列基板包括在一基板上的选通图形。选通图形包括栅极、连接到栅极的选通线、和连接到选通线的下选通焊盘电极。源/漏图形包括源极和漏极、连接到源极的数据线、和连接到数据线的下数据焊盘电极。半导体图形形成在源/漏图形之下。透明电极图形包括连接到漏极的像素电极、连接到下选通焊盘电极的上选通焊盘电极、和连接到下数据焊盘电极的上数据焊盘电极。薄膜晶体管阵列基板还包括在除了其中形成有透明电极图形的区域以外的剩余区域处层叠的栅绝缘图形和钝化膜图形。
文档编号H01L27/13GK1606162SQ20041008348
公开日2005年4月13日 申请日期2004年10月9日 优先权日2003年10月10日
发明者柳洵城, 赵兴烈 申请人:Lg.菲利浦Lcd株式会社