专利名称：改进的半导体导线架的制作方法
技术领域：
本发明大体上涉及半导体器件和生产过程，尤其涉及用于集成电路器件的导线架(lead frame)的材料和制作。
背景技术：
半导体器件的导线架是被发明(美国专利3716764号和4034027号)来同时满足半导体器件及其操作的几个需要首先，导线架提供了一个稳定的支撑衬垫，用于稳固地安放半导体芯片，通常是一个集成电路(IC)芯片。由于包括衬垫的导线架是由电导材料制成的，因此在需要时，衬垫可被偏置为涉及半导体器件的网络所要求的任何电势，尤其是地电势。
第二，导线架提供了多个导电片段(segment)，以便把多个电导体置于芯片附近。片段的(“内部”)尖端和IC表面上导体衬垫之间的剩余间隙被细金属线连接起来，所述细金属线分别接合到IC接触衬垫和导线架片段。显然，引线接合技术意味着在(内部)片段尖端可形成可靠的焊接。
第三，远离IC芯片的导线片段端(“外部”尖端)需要电气和机械地连接到“其他部件”或“外部世界”，例如连接到印刷电路版。在绝大部分电子应用中，此连接是由焊接执行的。显然，焊接技术意味着可在(外部)片段尖端进行可靠的润湿和焊接接触。
用薄(约100至300μm)金属片制造单片导线架已成为普遍的作法。为了便于制造，一般选择的起始金属为铜、铜合金、铁镍合金(例如所谓的“合金42”)和科瓦铁镍钴合金。从原金属片蚀刻或压印出需要的导线架形状。通过这种方法，一个单独的导线架片段采取一个薄金属条的形式，其特定的几何形状由设计决定。对于大多数用途，一个典型的片段的长度大大长于其宽度。
在2001年6月12日发表美国专利6245448(Abbott，“降低了腐蚀的导线架”)中，介绍了一种镀钯的导线架，它不会受到腐蚀，因为电流电势力帮助基底金属离子移动到顶面，在这里它们会形成腐蚀产物。该专利描述了一序列的层，它由镍(在基底金属之上)、钯/镍合金、镍和钯(最外层)组成。此技术已被铜基导线架的半导体工业广泛接受。
在组装到导线架上后，大部分IC通常都被塑料材料在一个模塑过程中被封装。基本上，模塑化合物(通常是一种环氧基热固化合物)能够很好的粘合到导线架和它封装的器件部件。以上描述的作为导线架最外层的钯提供了对模塑化合物的极好的粘合性。
不幸的是，钯是昂贵的。半导体制造中的成本压力导致了降低采用的钯层的厚度到约为以前厚度的三分之一的努力。在这样的薄度下，钯不会防止其下的镍的氧化，这会限制其可焊性。半导体制造中引入的一种方法在钯表面使用了一薄层金来防止氧化。在1999年1月12日发表的美国专利5859471号(Kuraishi等所著的“具有带增强的外导线的TAB带导线架的半导体器件”)中描述了一个相关的例子。
但是，在这些方法中，导线架的整个表面被镀了金。这种作法严重限制了导线架片段对模塑化合物的粘合性，并且导致了在热机压力测试中分层的危险。此外，用一个薄的金层电镀整个导线架使得不能通过视觉检查来确定一个导线架是否具有金表面。但是这种标准的简单检查作为制造作法是非常需要的。最后，在不必要的区域附着金对于节省成本的努力是起反作用的。
因此产生了对一种新的低成本的可靠的用于半导体导线架-尤其是被广泛接受的铜导线架-的大规模生产方法的需求，它提供了期望导线架提供的所有组装特征金线接合性、可焊性以及对聚合化合物的粘合性。进一步需要的是低成本无害材料的使用。新的导线架及其制造方法应该足够灵活，能够用于不同的半导体产品家族以及宽范围的设计和组装变体。最好这些新发明能够用已安装的设备基底来完成，以便不需要投资新的制造机器。
发明内容
根据本发明，以各种形式提供了一个导线架、一个半导体设备和一种制造一个导线架的方法，其包括了新的和改进了的导线架。
根据本发明的一个实施方式，提供了一个用于封装一个半导体器件的导线架，它包括一个芯片安装衬垫，用于支撑一个集成电路芯片；多个导线片段，其第一端靠近所述安装衬垫而其第二端远离所述安装衬垫；并且所述芯片安装衬垫和所述多个导线架片段中的每一个包括一个第一铜层以及一个第二锡层，所述第二锡层直接形成在所述铜上。
根据本发明的另一个实施方式，提供了一个半导体器件，它包括一个导线架，该导线架包括一个用于一个集成电路芯片的芯片安装衬垫，以及多个导线片段，所述多个导线片段的第一端靠近所述安装衬垫而其第二端远离所述安装衬垫；所述导线架包括一个第一铜层，以及一个第二锡层，所述第二锡层直接形成在所述铜上；一个集成电路芯片，它通过一种芯片粘合材料粘合到所述芯片安装衬垫上；连接所述芯片和所述导线片段的所述第一端的多个接合线；包围芯片、所述接合线和所述导线片段的所述第一端的封装材料；并且所述封装材料使所述导线片段的所述第二端暴露在外，从而所述第二端适于弯曲，以便焊接到其他部件上。
根据本发明的又一个方面，提供了一种制造一个用于封装一个半导体器件的导线架的方法，它包括以下步骤提供所述导线架，该导线架包括一个用于支撑一个集成电路芯片的芯片安装衬垫，以及多个导线片段，所述多个导线片段的第一端靠近所述安装衬垫而其第二端远离所述安装衬垫；用一个第一铜层覆盖所述导线架；并且用一个第二锡层覆盖所述铜层，该第二锡层直接形成在所述铜上。
当结合附图和附录的权利要求书中阐述的新特征考虑时，本发明所代表的技术进步及其各方面，将从以下对本发明的首选实施方式的说明中变得明显。
图1是根据本发明的第一实施方式制造的一个导线框的一部分的示意截面图。
图2是根据本发明的第二实施方式制造的一个导线框的一部分的示意截面图。
图3是一个塑料封装的半导体器件的示意截面图，它具有一个根据本发明的导线架，焊装在一个衬底上。
具体实施例方式
本发明提供了一种具有较低的总拥有成本的预镀导线架，用于IC组装/测试室和半导体制造商。本发明提供了一个导线架的制造，该导线架具有一个预镀导线架的属性和功能，并且不使用有害或昂贵材料。用铜作为起始材料，本发明消除了对一个镍层(镍位于有毒化学制品EPA列表上，并且是从将来的工业过程中减少/消除的对象)以及钯和/或金层(作为贵重金属，钯和金是昂贵的，并且会受市场价格变动和供应不确定性的影响)的常规需求。作为替换，如下文所描述，本发明在铜(Cu)上提供了一个超薄的锡(Sn)层。
正如此处所定义的，导线架的起始材料被称为“基底金属”，表示用于形成基本导线架结构的金属类型。因此，“基底金属”这个词不是从电化学意义(与“贵重金属”相对)或从结构意义上来说的。基底金属包括但不限于诸如黄铜、铝、铁-镍合金(“合金42”)和科瓦铁镍钴合金。
导线架表面一般必须满足半导体组装中的五个要求1)导线架必须包括外片段尖端，其表面适于焊接到其他部件；2)导线架必须包括内片段尖端，其表面适于冶金接合到引线；3)导线架必须包括外片段延展性，用于成形和弯曲片段；4)导线架表面必须包括适于粘着到聚合芯片粘着材料和模塑化合物的表面；以及5)导线架表面必须包括对腐蚀不敏感的表面。
根据本发明的教导，所有这些需求都由铜上的超薄锡层满足，其中内片段尖端上可以选择性地镀上银点或环，用于引线接合。
在图1所述的本发明的实施方式中，一个导线架部分100的示意截面包括一个芯片安装衬垫101，以及一对导线片段，如102A和102B处所示。根据本发明的此实施方式，起始或基底金属103是铜。基底金属具有页片状外形，其厚度最好在约100至300μm的范围内；也可能用更薄的片。在此厚度范围内的延展提供了随后的片段弯曲和成形操作中所需的5至15％的延长。导线架是由起始金属片压印或蚀刻成的。
继续参照图1，一个超薄锡层104通过一个常规电镀过程附着在铜基底金属103上，其厚度处于小于约100埃的范围内。一个常规电镀过程的一个例子包括以下步骤i)用碱浸泡和电清洁压印或蚀刻后的基底金属，ii)用酸激活基底金属以及iii)电镀超薄锡层104。在所述操作之间执行适当的漂洗，并且在镀锡后执行适当烘干。
如105A和105B处所示的银(Ag)点或环形式的接合衬垫被可选择地提供在每个导线片段的内尖端，以促进接下来引线接合形成到一个安装在衬垫101上的半导体芯片的电连接。银接合衬垫105A、B可以由一个在上述镀锡之前和激活步骤之后电镀Ag的过程形成。通过使用一个可再使用的厚度在1.25至2μm范围内的橡胶掩膜来实现镀银的选择性。
参照图2，显示了本发明的一个替换实施方式，它包括一个导线架200的一部分，其中包括导线片段202A、202B和芯片安装衬垫201。在本发明的此实施方式中，基底金属203不是铜，而是从另一导线架基底材料中选择出的，例如黄铜、铝、铁镍合金例如“合金42”或科瓦铁镍钴合金。正如上述铜导线架那样，基底金属具有页片状外形，其厚度最好在约100至300μm的范围内；也可能用更薄的片。
继续参照图2，通过一个常规的电镀过程，例如在上述电镀过程中的选择性镀Ag和镀锡步骤之前和激活步骤之后添加铜镀层，一个薄的铜层204镀在非铜基底金属203上，其厚度在约50微米范围内。然后如上述所，一个锡层205被电镀在铜层204上，其厚度在小于约100埃的范围内。仍然最好是点或环形式的银接合物(未显示)，也可可选性地位于每个导线片段的内尖端上，以支撑一个引线接合连接。
现参照图3，图1的导线架部分100被显示为被结合进一个更完整的半导体芯片封装300中。与图1相同的元件由相同的附图标记表示。考查图3，一个半导体芯片301被显示为例如通过一种常规的环氧或聚酰亚胺接合到芯片衬垫103的上表面。引线导线302A、302B分别组成芯片301的上表面上的电接触点和导线102A、102B上的银接合衬垫105A、105B之间的常规引线接合连接。芯片301、引线接合导线302A、302B和导线102A、102B的具有银接合衬垫105A、105B的尖端全部被封装到303处所示的由一个由适于粘合到导线架的层104的环氧基热固模塑化合物组成的群组中选出的一个常规封装中。
继续参考图3，导线部分102A和102B被显示为弯曲成一个“鸥翅”的形状，用于分别通过焊料连接304A和304B焊接到一个印刷电路版306的表面上的电连接。根据所谓的通过一个常规焊接过程(例如对流或红外回流)应用的锡-银-铜焊料(SAC)，焊料连接304A、304B包括诸如共熔锡/铅或多种不含铅的焊料。
要理解导线架部分200也可被结合进一个较大的与图3所示的半导体芯片封装相似的半导体芯片封装，唯一不同之处在于上文参考图2所说明的基底金属和其上的层的结构。
在本发明的又一个实施方式中，以上所述的参考图1和2所示的导线架的实施方式可被封装在一种封装材料中，以便延长保存期限，该封装材料包含抗腐蚀剂，其中包括抗氧化剂，其通过蒸发沉积来覆盖铜活动区域。这种封装材料的例子包括用于组装的半导体器件的管子、盘子和带子以及卷轴，而这种抗腐蚀剂的例子包括苯甲三唑(BTA)和甲苯三唑。这种封装的优点是延长导线架的可焊性保存期限。
从而提供了一种导线架，它不包含贵重金属，例如钯或金，也不包含可能有害的材料，例如镍。所述导线架具有极佳的模塑化合物粘合性。锡层的超薄性质最小化或消除了常见的锡“须状”危险。当向导线架做出引线接合连接时，导线架上的锡镀层在金线中形成一个较小的交互金属。作为替换，如上文所注意到，诸如点或环状的银接合衬垫可被加到锡上用于支撑引线接合。当导线架被焊接到一个印刷电路版时，锡保持对铜的可焊性。在一个替换实施方式中，使用了一种非铜的基底金属，并且一个铜的薄层被电镀到该基底金属上，以提供本发明的结构和优点。完整的集成电路封装可以选择性地被封装在一个抗腐蚀环境中，以延长完成的器件的可焊性保存期限。
本发明提供的优点包括但不限于通过避免贵重金属实现的成本节省；避免了可能有害的材料，例如镍和铅；一个预镀的低成本涂饰，它显示了较好的模塑化合物粘合性；简单的导线架处理；避免锡须；符合一级湿度敏感性要求的完成的产品；以及制造成所需的厚度的易于控制的过程。
本发明应用于IC制造中，尤其用于具有较高输入/输出数目的高密度IC制造中，并且也用于低端低成本器件的制造。这些IC可在许多半导体器件家族中找到，这些家族包括标准线性和逻辑产品、数字信号处理器、微处理器、数字和模拟器件、高频和高能器件，以及大和小面积芯片类别。封装类型可为塑料双列直插封装(PDIP)、小外形集成电路(SOIC)、方块平面封装(QFP)、薄型QFP(TQFP)、SSOP、TSSOP、TVSOP以及其他基于导线架的封装。
虽然已经参考描述性的实施方式说明了本发明，但是此说明不是旨在从限制意义上来解释的。通过参考说明，本领域技术熟练者将容易了解到描述性实施方式的多种修改和组合，以及本发明的其他实施方式。作为一个例子，半导体芯片的材料可包括硅、硅锗、锗砷化物或任何其他用于制造中的半导体材料。
权利要求
1.一种用于封装一个半导体器件的导线架，包括一个芯片安装衬垫，用于支撑一个集成电路芯片；多个导线片段，其第一端靠近所述安装衬垫而其第二端远离所述安装衬垫；以及所述芯片安装衬垫和所述多个导线架片段中的每一个包括一个第一铜层，以及一个第二锡层，它直接形成在所述铜上。
2.权利要求1的导线架，其中所述第二锡层的厚度在小于约100埃的范围内。
3.权利要求2的导线架，其中所述第二锡层是镀到所述第一铜层上的。
4.权利要求3的导线架，其中所述第一铜层包括所述导线架的基底金属。
5.权利要求3的导线架，其中所述第一铜层覆盖一种非铜的基底金属。
6.权利要求3的导线架，在所述多个导线架片段的每一个上进一步包括一个银接合衬垫，用于支持引线接合粘合。
7.权利要求3的导线架包含在一个封装中，所述封装包含一种用于铜的抗腐蚀剂。
8.一个半导体器件包括一个导线架，该导线架包括一个用于一个集成电路芯片的芯片安装衬垫，以及多个导线片段，所述多个导线片段的第一端靠近所述安装衬垫而其第二端远离所述安装衬垫；所述导线架包括一个第一铜层，以及一个第二锡层，它直接形成在所述铜上；一个集成电路芯片，它通过一种芯片粘合材料粘合到所述芯片安装衬垫上；相互连接所述芯片和所述多个导线片段的所述第一端的多个接合线；包围芯片、所述多个接合线和所述多个导线片段的所述第一端的封装材料；以及所述封装材料使所述多个导线片段的所述第二端暴露在外，从而所述第二端适于弯曲，以便焊接到其他部件上。
9.权利要求8的导线架，其中所述第二锡层的厚度在小于约100埃的范围内。
10.权利要求9的导线架，其中所述第二锡层是镀到所述第一铜层上的。
11.权利要求10的导线架，其中所述第一铜层包括所述导线架的基底金属。
12.权利要求10的导线架，其中所述第一铜层覆盖一种非铜的基底金属。
13.权利要求10的导线架，在所述多个导线架片段的每一个上进一步包括一个银接合衬垫，用于支持引线接合粘合。
14.一种制造一个用于封装半导体器件的导线架的方法，该方法包括以下步骤提供一个导线架，该导线架包括一个用于支撑一个集成电路芯片的芯片安装衬垫，以及多个导线片段，其第一端靠近所述安装衬垫而其第二端远离所述安装衬垫；用一个第一铜层覆盖所述导线架；以及用一个第二锡层覆盖所述铜层，该第二锡层直接形成在所述铜上。
15.权利要求14的制造一个导线架的方法，其中所述第二锡层的厚度在小于约100埃的范围内。
16.权利要求15的制造一个导线架的方法，其中所述用一个第二锡层覆盖所述第一铜层的步骤包括将所述第二锡层镀到所述第一铜层上。
17.权利要求15的制造一个导线架的方法，其中所述第一铜层包括所述导线架的基底金属。
18.权利要求15的制造一个导线架的方法，其中所述第一铜层覆盖一种非铜的基底金属。
19.权利要求15的制造一个导线架的方法，进一步包括在所述多个导线架片段的每一个上形成一个银接合衬垫，用于支持引线接合粘合。
20.权利要求15的制造一个导线架的方法，进一步包括用所述导线架将所述完成的集成电路器件封装在一个封装中，该封装包含一种对铜的抗腐蚀剂。
21.权利要求15的制造一个导线架的方法，进一步包括以下步骤将一个半导体芯片粘合到所述芯片安装衬垫上；将所述半导体芯片上的电接触点引线接合到所述多个导线片段上；以及在一个保护性的封装中封装所述半导体芯片、所述芯片安装衬垫和所述多个引线接合。
22.权利要求21的制造一个导线架的方法，进一步包括将所述多个导线片段的每一个焊接到电子器件的相应电连接器上的步骤。
全文摘要
一个用于集成电路芯片(301)的导线架(100)包括一个在铜(103)上的超薄锡层(104)。铜(103)包括基底金属，或者另一种基底金属上的一层涂层。点或环形状的银接合衬垫(105A、B)被可选择地提供，以支撑引线接合电连接(302A、B)。组装在所述导线架上的完成的集成电路器件可选地封装在一个抗腐蚀环境中，以延长可焊性保存期限。
文档编号H01L23/48GK1612335SQ20041008801
公开日2005年5月4日 申请日期2004年10月28日 优先权日2003年10月28日
发明者唐纳德·C.·阿波特 申请人:得州仪器公司