专利名称：半导体器件及安装了该半导体器件的电子机器的制作方法
技术领域：
本发明涉及装载数字电路或模拟电路，多个端子二维配置为格子状的半导体器件及安装了该半导体器件的电子机器。
背景技术：
目前，将半导体集成电路等半导体器件作为独立的半导体部件来制造。该半导体器件用于各种电子机器。封装该半导体器件，以使半导体集成电路主体(以下为IC芯片主体)具有进行向外部的连接用的外部端子。
该IC芯片主体上设有多个电极焊盘(以下为焊盘)。这些焊盘分别与外部端子连接。作为向该外部端子的连接方法，取代使用以前的管脚端子的扁平封装型的QFP(Quad Flat Package)、SOP(Small Outline Package)等，近年来大多采用球栅阵列(BGA；Ball Grid Array)结构的连接方法。
此外，采用与该BGA结构的连接方法相同的连接方法，可实现与IC芯片主体基本上相同的外形尺寸的芯片尺寸封装(CSP；Chip SizedPackage)。在该CSP中，在封装用基板(以下为封装基板)的一面上设置与IC芯片主体的各个焊盘相对向的焊盘。在该封装基板的另一面上设有以二维配置为格子状的球状外部电极。在该封装基板中，焊盘分别与外部电极连接(专利文献1；特开平10-50922号公报)。
在该CSP中，将其外部电极形成为球状的焊锡凸起，并且在半导体器件下面的规定区域配置为二维状。因此，可以形成接近芯片尺寸的小而薄的CSP，此外，可以进行向印刷电路基板的表面安装。
在现有的QFP结构等的半导体器件中，IC芯片主体的焊盘配置位置按原样与外部电极的配置位置相对应。因此，在存在发生干扰或者受到干扰的可能性高的信号线的情况下，在设计IC芯片主体时，仅布局焊盘位置，以便减小信号线间的干扰，可采用信号线间的干扰对策。
在使用了栅格状阵列结构的连接方法的半导体器件中，将多个外部电极二维配置为格子状。即使在这种情况下，在存在干扰可能性高的信号线的情况下，在设计IC芯片主体时，相互分离地设置焊盘的配置位置，以便降低信号线间的干扰。但是，根据IC芯片主体的那些焊盘和封装基板的二维配置为格子状的多个外部电极之间的配线情况的不同，存在与分开布局的焊盘连接的外部电极相互接近的问题。因此，存在所谓的干扰可能性高的信号线相互间靠近配置的问题。
发明内容
因此，本发明的目的是在多个外部电极二维配置为格子状的半导体器件中，在IC芯片主体和封装基板中同时分离干扰可能性高的信号线，以降低信号线间的干扰。此外，本发明的目的是提供一种将减小了信号线间干扰的半导体器件安装在印刷电路基板等上的电子机器。
技术方案1的半导体器件的特征在于，具备IC芯片主体，其包括连接有容易放出噪声的信号线的电路部；和连接有容易受噪声影响的信号线的电路，在一面的外缘部具有排列为矩形的IC侧焊盘群；和封装基板，其具有绝缘基体材料；在该绝缘基体材料一面侧上，与所述IC侧焊盘分别相对向地电连接着的基板侧焊盘群；在所述绝缘基体材料的另一面侧配置为格子状且围绕所述基板侧焊盘群，向所述另一面侧突出的外部电极群；和介由从所述绝缘基体材料的一面侧分别贯通到另一面侧的多个贯通孔，并分别连接所述基板侧焊盘群和所述外部电极群的多条配线；所述容易放出噪声的信号线与所述IC侧焊盘群中的第1组的每个IC侧焊盘连接，所述容易受噪声影响的信号线与所述IC侧焊盘群中的第2组的每个IC侧焊盘连接；所述第1组的每个IC侧焊盘连接所述外部电极群中的第1组的每个外部电极，所述第2组的每个IC侧焊盘连接所述外部电极群中的第2组的每个外部电极；所述第1组IC侧焊盘和所述第2组IC侧焊盘分离，所述第1组外部电极和所述第2组外部电极分离。
技术方案2的半导体器件的特征在于，在技术方案1所述的半导体器件中，在所述第1组IC焊盘和所述第2组IC焊盘之间具有1个以上低阻抗的其它IC焊盘，在所述第1组外部电极和所述第2组外部电极之间具有1个以上低阻抗的其它外部电极。
技术方案3的半导体器件的特征在于，在技术方案1所述的半导体器件中，所述封装基板是再配线层。
技术方案4的半导体器件的特征在于，在技术方案1～3中任一项所述的半导体器件中，所述第1组IC侧焊盘和所述第2组IC侧焊盘位于所述IC侧焊盘群的不同边或者角落。
技术方案5的半导体器件的特征在于，在技术方案4所述的半导体器件中，所述第1组外部电极和所述第2组外部电极位于所述外部电极群的不同的边且最外周或者靠近最外周的位置上。
技术方案6的半导体器件的特征在于，在技术方案5所述的半导体器件中，使所述第1组外部电极及所述第2组外部电极的位置优先位于作为容易放出噪声的信号线或容易受噪声影响的信号线的所述外部电极群的最外周侧。
技术方案7的半导体器件的特征在于，在技术方案6所述的半导体器件中，连接有所述容易放出噪声的信号线的电路部是时钟电路或大电流输入输出电路。
技术方案8的半导体器件的特征在于，在技术方案6所述的半导体器件中，与所述容易受噪声影响的信号线连接着的电路部是高输入阻抗的放大电路或要求模拟特性的输入输出电路。
技术方案9的半导体器件的特征在于，在技术方案6所述的半导体器件中，混载有模拟电路和数字电路。
技术方案10的半导体器件的特征在于，在技术方案6所述的半导体器件中，所述外部电极为球状电极。
技术方案11的电子机器的特征在于，安装了技术方案1～10中任一项所述的半导体器件。
根据本发明，在将多个外部电极二维设置为格子状的半导体器件中，将容易放出噪声的信号线和容易受噪声影响的信号线分成组。首先，容易放出噪声的信号线和容易受噪声影响的信号线连接IC侧焊盘群中分离开的IC侧焊盘组。此外，容易放出噪声的信号线和容易受噪声影响的信号线连接外部电极群中分离开的外部电极组。由此，在IC芯片主体及封装基板中，分别隔离了干扰可能性高的信号线。由此，可以降低信号线间的干扰。通过降低信号线间的干扰，从而使误动作减少，并且减少了不需要的噪声。
此外，可以优先位于作为容易放出噪声的信号线或容易受噪声影响的信号线的外部电极群的最外周侧。由此，即使在对格子状配线的配置有限制的情况下，也可以根据干扰的程度适当地配置信号线。
图1是表示本发明的半导体器件的IC芯片主体的结构的图。
图2是表示和IC芯片主体一起使用的基板20的结构的图。
图3是用于说明由图1、图2构成的半导体器件的结构的示意性剖面图。
图4是作为基板使用再配线层的情况下的半导体器件的示意性剖面图。
图中10-IC芯片主体，11-与容易放出噪声的信号线连接的电路部，11-1-时钟电路，11-2-脉冲宽度调制电路，12-与容易受噪声影响的信号线连接的电路部，12-1-放大电路，12-2-A/D转换电路，13-与流过大电流的信号线连接的电路部，13-1-驱动电路，13-2-电源电路，15(P11～P49)-IC侧焊盘，16-突起，20-封装基板，21(Pi1～Piv9)-基板侧焊盘，22-配线，23-贯通孔，24(B1-1～B6-6)-外部电极(球状电极)，30-再配线层，31-突起，32-配线，33-外部电极，34-绝缘层。
具体实施例方式
下面参考
本发明的半导体器件的实施方式。图1～图3是表示本发明的实施例的半导体器件的结构的图。图1是表示本发明的半导体器件的IC芯片主体10的结构的图，图2是表示与IC芯片主体10一起使用的封装基板20的结构的图。由该IC芯片主体10和封装基板20构成本发明的半导体器件。
在图1的IC芯片主体10中，在其内部设有与容易放出噪声的信号线连接着的电路部11、与容易受噪声影响的信号线连接着的电路部12以及与流过大电流的信号线连接着的电路部13。优选将这些电路部11、12、13分开设置。另外，虽然图中没有示出，但也可以做成多个信号处理电路、输入输出电路等。
而且，在IC芯片主体10的一面(例如元件形成面)的外缘部上，由多个IC侧焊盘15形成的IC侧焊盘群排列成矩形。虽然在图1中为正方形，但是也可以是长方形，此外也可以排列成一条直线。在图1中，IC侧焊盘群包括设在上边且用P11～P19表示的IC侧焊盘15、设在右边且用P21～P29表示的IC侧焊盘15、设在左边且用P31～P39表示的IC侧焊盘15以及设在下边且用P41～P49表示的IC侧焊盘15。
电路部11包括时钟电路(CLK)11-1、脉冲宽度调制电路(PWM)11-2等。由于这些时钟电路11-1、脉冲宽度调制电路11-2的信号线有脉冲信号流动，所以是容易放出噪声的信号线。这些容易放出噪声的信号线与IC侧焊盘群中的第一组的每个IC侧焊盘15连接。该第1组IC侧焊盘15在该例中为位于上边的P11、P13、P15、P17。
电路部12例如包括声频放大器等放大电路(AMP)12-1、A/D转换电路(ADC)12-2、D/A转换电路(省略图示)等。这些放大电路12-1、A/D转换电路12-2等为高输入阻抗，这些信号线是容易受噪声影响的信号线。同样，要求模拟特性的模拟输出电路也是容易受噪声影响的信号线。这些容易受噪声影响的信号线与IC侧焊盘群中的第2组的每个IC侧焊盘15连接。该第二组IC侧焊盘15在该例中为位于右边的P23、P25、P27、P29。
电路部13例如含有发光元件驱动电路等驱动电路(DR)13-1、电源电路(PS)13-2等。这些驱动电路13-1、电源电路13-2等的信号线是流动着大电流的信号线。在这些信号线中流动的电流不仅大并且是变化的。因此，流过大电流的信号线也是容易放出噪声的信号线。这些流过大电流的信号线与IC侧焊盘群中的第3组的每个IC侧焊盘15连接。该第3组IC侧焊盘15在该例子中是位于左边下部的P35、P37和位于下边左部的P41、P43。即，第3组IC侧焊盘15位于左边和下边的角落。
只要IC侧焊盘群中的第1组、第2组及第3组IC侧焊盘15各自分离即可。因此，各组IC侧焊盘15只要配置在不同的边或不同的角落即可。
在第1～第3的各组IC侧焊盘15之间，以配置不属于任何组的至少1个(优选2个以上)其它IC焊盘的形式使其分离。这些其它的信号焊盘最好为低阻抗的信号焊盘。作为低阻抗的信号焊盘，例如可列举出与地或电源连接的焊盘、或者介由电容器与地连接的焊盘。
图2的封装基板20使用印刷基板、薄膜基板、带式载体等基板用绝缘基体材料。该封装基板20具有设有基板侧焊盘21的一面侧和设有外部电极24的另一面侧。其一面侧的基板侧焊盘21配置为分别对应于IC芯片主体10的IC侧焊盘15，各基板侧焊盘21与各IC侧焊盘15介由凸起等连接。
在该例子中，基板侧焊盘21与IC侧焊盘15相同，每边9个，总计在外周部设有36个。在由外缘部的基板侧焊盘21围绕的区域内，多个外部电极24配置为格子状(栅格状)。这些外部电极24与基板侧焊盘21对应，在该例中为36个(＝6×6)。
与第1～第3的各组IC侧焊盘15之间相同，在第1～第3的各组基板侧焊盘21之间也以配置不属于任何组的至少1个(优选2个以上)其它基板侧焊盘的方式使其分离。
各个外部电极24设计为在格子状的各个位置上，在绝缘基体材料上开口形成的贯通孔从一面侧向另一面侧贯通，并在另一面侧连接到外部。该配置为格子状的各外部电极24如图所示被赋予符号B1-1～B6-6。作为该电极24，最好是焊锡球等形成的球状电极。在为球状电极的情况下，格子状外部电极形成球栅阵列(BGA)。当然，也可以是球状电极以外的凸起电极等其它外部电极。作为外部电极，也可以使用管脚(pin)，在使用管脚的情况下，形成管脚栅格阵列(PGA)。
该各外部电极24和各基板侧焊盘21分别通过配线22在一面侧相互连接。
图3是用于说明使用图1、图2的结构的半导体器件的结构的示意性剖面图。在图3中，在IC芯片主体10内部组装入图1中示出的连接有容易放出噪声的信号线的电路部11、连接有容易受噪声影响的信号线的电路部12和连接有流过大电流的信号线连接的电路部13等。
在该IC芯片主体10的表面上形成IC侧焊盘15。在该IC侧焊盘15上设为柱状凸起16电接触。
并且，封装基板20的焊盘21通过凸起16与IC芯片主体10的IC侧焊盘15连接。该各焊盘21和各外部电极24由配线22相互连接。外部电极24通过贯通孔23从一面贯通到另一面。可以将凸起16设在焊盘21侧，此外还可以设在IC侧焊盘15和焊盘21的两侧。
在封装基板20中，通常各配线22通过外侧的外部电极间连接到内侧的外部电极，以便与外部电极24不接触或者容易形成配线。以前，各配线22由于与该配线是容易放出噪声的信号线、是容易受噪声影响的信号线或者是流过大电流的信号线等无关，所以设置为经由容易配线的路线。
因此，假设如图1所示，在IC芯片主体10的信号线和IC侧焊盘群的配置或连接中，即使使容易放出噪声的信号线、容易受噪声影响的信号线和流过大电流的信号线分离，也会存在所谓的不能充分降低干扰的情况的问题。
在向封装基板20上的配置为格子状的外部电极24配线时，例如图2中的虚线所示，该问题起因于容易放出噪声的信号线如脉冲宽度调制电路11-2的输出线(Pi5和B3-4之间的信号线)和容易受噪声影响的信号线如放大电路12-1的输出线(Pii5和B4-4之间的信号线)接近。在这种情况下，由于信号线间的串扰等干扰而使得噪声影响增大。
在本发明中，首先，接合IC焊盘群中的第1组IC侧焊盘15的基板侧焊盘21与栅格状外部电极群中最外周的一条边(例如上边)的外部电极连接。由此，电路部11的信号线，例如以时钟电路11-1的信号线为例，连接为时钟电路11-1→IC侧焊盘P11→基板侧焊盘Pi1→外部电极B1-2。
接合IC侧焊盘群中的第2组IC侧焊盘15的基板侧焊盘21与栅格状外部电极群中最外周的1条边(例如右边)的外部电极连接。由此，电路部12的信号线，例如以放大电路21-1的信号线为例，连接为放大电路12-1→IC侧焊盘P23→基板侧焊盘Pii3→外部电极B3-6。
另外，接合IC侧焊盘群中的第3组IC侧焊盘15的基板侧焊盘21与栅格状外部电极中最外周的角落(例如左边和下边的角落)的外部电极连接。由此，电路部13的信号线，例如以驱动电路13-1的信号线为例，连接为驱动电路13-1→IC侧焊盘P35→基板侧焊盘Piii5→外部电极B3-1。各电路部11、12、13的其它信号线也一样。
在第1～第3的各组外部电极24之间，以配置不属于任意组的至少1个(优选2个以上)其它外部电极的方式使其分离。这些其它的外部电极最好为低阻抗的外部电极。作为低阻抗的外部电极，例如与地或电源连接的外部电极，或介由电容器与地连接的外部电极。
这样，在本发明中，属于第1组、第2组及第3组信号线的IC侧焊盘15、基板侧焊盘21以及外部电极24分别与其它组相互隔离。由此，因为在IC芯片主体及封装基板中相互干扰可能性高的信号线分别隔离，所以可以降低信号线间的干扰。通过减小信号线间的干扰，从而误动作减少了，而且减小不需要的噪声。
此外，也可以将属于第1组、第2组及第3组信号线的IC侧焊盘15、基板侧焊盘21及外部电极24分别设在不同的边。而且，也可以将属于第1组、第2组及第3组信号线的IC侧焊盘15、基板侧焊盘21及外部电极24分别设在不同的角落。并且也可以根据各组，设在不同的边和不同的角落。
再有，将第1～第3组外部电极配置为位于各外部电极群的不同边或不同角落且最外周或者靠近最外周的场所。另外，第1～第3组外部电极的外部电极的位置优先位于作为容易放出噪声的信号线或者容易受噪声影响的信号线等的外部电极群的最外周侧。由此，在属于各组的信号线多的情况下，可以根据容易放出噪声、容易受噪声影响，来设置定位中的优先度。而且，用于去除噪声的滤波电路等的安装也变得容易。
图4是用来说明将再配线层30用作封装基板时的CSP半导体器件的构成的示意性剖面图。IC芯片主体10与图1的相同。
在图4中，再配线层30如下所述地构成。在IC芯片主体10之上，在同一位置配置数量相同的突起(突起电极)31，以便与IC侧焊盘15(P11～P49)电接触。将外部电极(球状电极)33(在图4中只示出了2个)配置为格子状，以便与图2的B1-1～B6-6相同。这些突起31以配线32与配置为格子状的外部电极33连接。图4的配线32与图2中示出的配线22同样地连接着。
在形成于该IC芯片主体10上的再配线层30中，突起31设置为与IC芯片主体10上的IC芯片侧焊盘15电接触。并且，在IC芯片主体10上的其它部分设置绝缘层34。该绝缘层34的厚度最好和突起31的高度大略相同。在该绝缘层34之上设置配线32，还设置外部电极33。
将再配线层30用作封装基板的本发明的半导体器件如下所述。
一种半导体器件，其特征在于，具备IC芯片主体，其包括连接有容易放出噪声的信号线的电路部；和连接有容易受噪声影响的信号线的电路，在一面的外缘部具有排列为矩形的IC侧焊盘群；和再配线层，其具有作为绝缘层的绝缘基体材料；使该绝缘基体材料的贯通孔从一面侧分别贯通到另一面侧，在所述绝缘基体材料的所述一面侧上，与所述IC侧焊盘分别相对向地电连接着的焊盘群；以围绕所述焊盘群的方式配置为格子状的外部电极群；和在所述绝缘基体材料的另一面侧分别连接所述焊盘群和所述外部电极群的多条配线；所述容易放出噪声的信号线与所述IC侧焊盘群中的第1组的每个IC侧焊盘连接，所述容易受噪声影响的信号线与所述IC侧焊盘群中的第2组的每个IC侧焊盘连接；所述第1组的每个IC侧焊盘连接所述外部电极群中的第1组的每个外部电极，所述第2组的每个IC侧焊盘连接所述外部电极群中的第2组的每个外部电极；所述第1组IC侧焊盘和所述第2组IC侧焊盘分离，所述第1组外部电极和所述第2组外部电极分离。
作为这样的封装基板，通过利用再配线层30的同时，进行和图1、图2同样的对应配置，从而可以得到和图1～图3中的半导体器件相同的效果。并且，可以将组装IC芯片主体10的工序和形成再配线层30的工序作为一系列的工序来进行。
另外，在构成电子机器时，将图1～图3及图4所示的减小了信号线之间干扰的半导体器件安装在印刷配线基板或其它基板等上。由此，可以构成降低了信号线之间的干扰、误动作少的电子机器。
权利要求
1.一种半导体器件，其特征在于，包括IC芯片主体，其包括连接有容易放出噪声的信号线的电路部；和连接有容易受噪声影响的信号线的电路，在一面的外缘部具有排列为矩形的IC侧焊盘群；和封装基板，其具有绝缘基体材料；在该绝缘基体材料一面侧上，与所述IC侧焊盘分别相对向地电连接着的基板侧焊盘群；在所述绝缘基体材料的另一面侧配置为格子状且围绕所述基板侧焊盘群，向所述另一面侧突出的外部电极群；和介由从所述绝缘基体材料的一面侧分别贯通到另一面侧的多个贯通孔，并分别连接所述基板侧焊盘群和所述外部电极群的多条配线；所述容易放出噪声的信号线与所述IC侧焊盘群中的第1组的每个IC侧焊盘连接，所述容易受噪声影响的信号线与所述IC侧焊盘群中的第2组的每个IC侧焊盘连接；所述第1组的每个IC侧焊盘连接所述外部电极群中的第1组的每个外部电极，所述第2组的每个IC侧焊盘连接所述外部电极群中的第2组的每个外部电极；所述第1组IC侧焊盘和所述第2组IC侧焊盘分离，所述第1组外部电极和所述第2组外部电极分离。
2.根据权利要求1所述的半导体器件，其特征在于，在所述第1组IC焊盘和所述第2组IC焊盘之间具有1个以上低阻抗的其它IC焊盘，在所述第1组外部电极和所述第2组外部电极之间具有1个以上低阻抗的其它外部电极。
3.根据权利要求1所述的半导体器件，其特征在于，所述封装基板是再配线层。
4.根据权利要求1～3中任一项所述的半导体器件，其特征在于，所述第1组IC侧焊盘和所述第2组IC侧焊盘位于所述IC侧焊盘群的不同边或者角落。
5.根据权利要求4所述的半导体器件，其特征在于，所述第1组外部电极和所述第2组外部电极位于所述外部电极群的不同的边且最外周或者靠近最外周的位置上。
6.根据权利要求5的半导体器件，其特征在于，使所述第1组外部电极及所述第2组外部电极的位置优先位于作为容易放出噪声的信号线或容易受噪声影响的信号线的所述外部电极群的最外周侧。
7.根据权利要求6所述的半导体器件，其特征在于，连接有所述容易放出噪声的信号线的电路部是时钟电路或大电流输入输出电路。
8.根据权利要求6所述的半导体器件，其特征在于，连接有所述容易受噪声影响的信号线的电路部是高输入阻抗的放大电路或要求模拟特性的输入输出电路。
9.根据权利要求6所述的半导体器件，其特征在于，混载有模拟电路和数字电路。
10.根据权利要求6所述的半导体器件，其特征在于，所述外部电极为球状电极。
11.一种电子机器，其特征在于，安装了技术方案1～10中任一项所述的半导体器件。
全文摘要
本发明提供一种将多个外部电极二维配置为格子状的半导体器件，其在IC芯片主体及封装基板上使干扰可能性高的信号线彼此分离，以降低信号线之间的干扰。按组划分容易放出噪声的信号线和容易受噪声影响的信号线。首先，容易放出噪声的信号线和容易受噪声影响的信号线按组在IC芯片主体上与IC侧焊盘群中相互分离的IC侧焊盘组连接。此外，在封装基板侧，也按组与二维配置为格子状的外部电极群中隔离的外部电极组连接。
文档编号H01L21/822GK1617334SQ20041009217
公开日2005年5月18日 申请日期2004年9月22日 优先权日2003年9月25日
发明者寺崎文彦 申请人:罗姆股份有限公司