专利名称：制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
技术领域：
本发明涉及制造半导体器件的领域，并且更具体地，涉及利用蚀刻终止层制造在互连孔的下部侧壁(lower side)处有斜面的半导体器件的方法。
背景技术：
通常，在高性能、高集成半导体器件中，使用多层结构连接上部和下部金属层。在制造半导体器件的常规工艺中用作金属布线的Al(铝)由于例如电迁移、低熔点之类的问题不适合于制造高集成半导体器件。因此，取而代之使用具有相对更好的电迁移特性、较低电阻和比Al高的熔点的金属，例如铜。
通过通孔相互连接多层结构的金属布线，并且在具有高纵横比的高集成半导体器件的通孔内在不出现空隙的情况下形成金属层是非常重要的。利用物理气相沉积、化学气相沉积或电化学沉积等可以形成金属层。然而，根据每种金属的特性，限制了用于形成金属层的方法。例如，当使用物理气相沉积法形成铜层时，恶化了台阶覆盖的特性。结果，在要填充铜层的通孔或接触孔的入口处形成悬垂物。当使用化学气相沉积法形成铜层时，在沉积工艺期间存在产生不挥发的固态CuCl2的不足。
通过电化学沉积法能克服上述问题。Poris等人的标题为“Selective MetalElectrodeposition”的美国专利No.5,256,274公开了一种用于利用电化学沉积法形成铜层的方法。
下文中，将参考图1A至1F、图2A和2B、及图3介绍利用电化学沉积法制造常规金属布线的方法。
参考图1A，在含有由器件隔离层11、栅电极12和绝缘间隔层13构成的全部下部结构的半导体衬底10上，连续形成蚀刻终止层14和层间电介质层15。
参考图1B，通过选择性蚀刻层间电介质层15，在层间电介质层15内形成用于暴露蚀刻终止层14的至少一个初始通孔15a。
参考图1C，通过除去在初始通孔15a的底部表面露出的蚀刻终止层14，形成用于露出栅电极12的通孔15b。
参考图1D，通过物理气相沉积法用籽晶层(seed layer)16覆盖含有通孔15b的层间电介质层15和露出的栅电极12。在后续的电化学沉积工艺中使籽晶层16连接电极。在形成籽晶层16之前可以形成金属扩散阻挡层。
如从图1E所能看到的，通过用电化学沉积法在籽晶层16上形成例如铜层的金属层17，用金属层17填充通孔15b。
接着，如从图1F所能看到的，CMP(化学机械抛光)工艺允许籽晶层16和金属层17之后留在通孔15b内，从而形成籽晶层图案16a和金属层图案17a。
图2A和2B示出了图1D的‘A’部分的局部放大图，并特别示出了在通过分别进行各向异性蚀刻和湿蚀刻除去蚀刻终止层14时的情况。
如从图2A所能看到的，当通过各向异性蚀刻工艺除去蚀刻终止层14时，通孔15b的底部表面具有垂直轮廓30。如从图2B所能看到的，当用湿蚀刻工艺除去蚀刻终止层14时，通孔15b的底部表面具有底切轮廓40。同样，在两种情况下用物理气相沉积法形成的籽晶层16的台阶覆盖是很差的。
图3示出了图1E的‘A’部分的局部放大图，并且特别示出了当用电化学沉积法在具有不良台阶覆盖的籽晶层16上形成金属层17时的情况。金属层17没有完全填充通孔15b，从而由于籽晶层16的不良台阶覆盖，空隙50形成在通孔15b的下部中。此外，当籽晶层16的台阶覆盖很差时，通过电化学沉积法形成的金属层17与通孔的底部表面分层或脱离。而且，当产生空隙50时，电解液的残余物残留在空隙50内。这样，会出现由于残余的电解液导致的金属层17的腐蚀，或由于随后的热处理过程中由液体电解液导致的气体会使金属层17出现爆炸。
发明内容
一般来说，本发明的示例性实施例包括用蚀刻终止层制造在互连孔的下部侧壁处具有斜面的半导体器件的方法。
根据本发明的一个示例性实施例，一种用于制造半导体器件的方法包括在具有下部导电层的半导体衬底上依序形成蚀刻终止层和层间电介质层。选择性蚀刻层间电介质层以露出部分蚀刻终止层。除去部分露出的蚀刻终止层以在蚀刻终止层中形成台阶。台阶形成在露出的蚀刻终止层的凹陷部分和用层间电介质层覆盖的蚀刻终止层的高出部分之间的边界处。除去部分层间电介质层以露出部分高出部分。通过各向异性蚀刻露出的凹陷和高出部分，暴露出下部导电层并且形成具有斜面的互连孔，其中斜面含有在互连孔下部侧壁的剩余蚀刻终止层。
根据本发明的另一个示例性实施例，一种用于制造半导体器件的方法包括在形成有下部金属布线的半导体衬底上依序形成蚀刻终止层和金属间电介质层。选择性蚀刻金属间电介质层以形成用于暴露出部分蚀刻终止层的第一初始通孔。除去部分露出的蚀刻终止层以在蚀刻终止层中形成台阶。台阶形成在第一初始通孔的底部表面上露出的凹陷部分和用金属间电介质层覆盖的高出部分之间的边界处。除去部分金属间电介质层以形成第二初始通孔，第二初始通孔暴露出部分凹陷和高出部分并且扩展第一初始通孔。第二初始通孔包括上部区域和下部区域。在第二初始通孔内形成牺牲层。选择性蚀刻金属间电介质层以形成一沟槽，沟槽扩展第二初始通孔的上部区域并且连接第二初始通孔的下部区域。除去牺牲层以再次在第二初始通孔的下部区域的底部表面处暴露出部分高出部分和凹陷部分。各向异性蚀刻露出的凹陷和高出部分以形成用于暴露下部金属布线的通孔并且在通孔的下部侧壁形成含有剩余蚀刻终止层的斜面。形成籽晶层用于覆盖露出的下部金属布线和具有通孔的金属间电介质层。通过电化学沉积在籽晶层上形成金属层。构图金属层和籽晶层。
根据本发明的又一个示例性实施例，一种用于制造半导体器件的方法包括在形成有下部金属布线的半导体衬底上依序形成蚀刻终止层和金属间电介质层。选择性蚀刻金属间电介质层以形成用于暴露出部分蚀刻终止层的第一初始通孔。第一初始通孔包括上部区域和下部区域。除去部分露出的蚀刻终止层以在蚀刻终止层中形成台阶。台阶形成在第一初始通孔的底部表面上露出的凹陷部分和用金属间电介质层覆盖的高出部分之间的边界处。在第一初始通孔内形成牺牲层。选择性蚀刻金属间电介质层以形成一沟槽，沟槽扩展第一初始通孔的上部区域并且连接第一初始通孔的下部区域。除去牺牲层以在第一初始通孔的底部表面处露出凹陷部分。除去部分金属间电介质层以形成第二初始通孔，第二初始通孔暴露出部分高出和凹陷部分并且扩展第一初始通孔的下部区域。各向异性蚀刻露出的凹陷和高出部分以形成用于暴露下部金属布线的通孔并且在通孔的下部侧壁形成含有剩余蚀刻终止层的斜面。形成籽晶层以覆盖露出的下部金属布线和具有通孔的金属间电介质层。通过利用电化学沉积在籽晶层上形成金属层。并且，构图金属层和籽晶层。
通过参考附图详细介绍本发明的示例性实施例，本发明的这些和其它示例性实施例、特征和优点对于本领域的普通技术人员来说将变得更加清楚。
图1A至1F示出了形成半导体器件的金属布线的常规工艺的截面图；图2A和2B示出了根据现有技术在除去蚀刻终止层之后通孔的底部表面的轮廓的截面图；图3示出了根据现有技术在通孔内形成空隙时的截面图；图4A至4G示出了根据本发明的一个示例性实施例的形成金属布线的工艺的截面图；图5A至5E分别示出了图4B至4F的‘A’部分的局部放大图；图6A至6I示出了根据本发明的另一个示例性实施例的形成金属布线的工艺的截面图；图7A至7J示出了根据本发明的另一个示例性实施例的形成金属布线的通孔的工艺的截面图；图8A至8E示出了根据本发明的另一个示例性实施例的形成金属布线的通孔的工艺的截面图。
具体实施例方式
现在参考示出本发明示例性实施例的附图，下文将更加充分地介绍本发明。但是，本发明可以以不同的形式实施，并且不应被认为局限于此处所示的示例性实施例。此外，提供这些示例性实施例，使得对本领域的技术人员来说该公开透彻而全面，并且将充分地传达本发明的范围。在附图中，为了清楚放大了层的厚度和区域。整个说明书中相同的附图标记指示相同的元件。
下文，将参考图4A至4G和图5A至5E介绍根据本发明一示例性实施例的制造半导体器件的方法。图5A至5E分别示出了图4B至4F的‘A’部分的局部放大图。
参考图4A，在包括含有器件隔离层110、作为下部导电层的栅电极120、以及绝缘间隔层130的全部下部结构的半导体衬底100上，依序形成蚀刻终止层140和层间电介质层150。
蚀刻终止层140优选地由相对层间电介质层150具有蚀刻选择率的材料制成。此外，蚀刻终止层140用作金属扩散阻挡层，用于防止将在后续工艺中形成的金属层中的金属原子扩散进入层间电介质层150。优选地，蚀刻终止层140是从SiN、SiC和BCB(苯并环丁烯)有机绝缘层构成的组中选出的材料。优选地，形成的蚀刻终止层140具有大约500至大约1000范围内的厚度。
层间电介质层150优选由低k电介质层构成以提高半导体器件的工作速度。优选地，层间电介质层150是从由FSG(氟硅酸盐玻璃)、SiOC、以及有机或无机SOD(旋涂电介质(spin on dielectric))构成的组中选择的材料。
参考图4B和图5A，通过选择性蚀刻层间电介质层150直到露出蚀刻终止层140，形成至少一个第一初始通孔155a。第一初始通孔155a露出栅电极120上的蚀刻终止层140。
通过除去暴露在第一初始通孔155a的底部表面上的部分蚀刻终止层140，在蚀刻终止层140中形成台阶141，如图5A中所示。优选地，通过除去大约300至大约500蚀刻终止层140来形成台阶141。蚀刻终止层的台阶141形成在凹陷部分(recessed portion)I和高出部分(raised portion)II之间的边界处，凹陷部分I暴露在第一初始通孔155a的底部表面上，高出部分II由层间电介质层150覆盖，如图5A中所示。
可以通过借助以蚀刻层间电介质层150来形成第一初始通孔155a的工艺过程中的过蚀刻或借助另外的蚀刻工艺除去部分蚀刻终止层140来形成蚀刻终止层的台阶141。
参考图4C和图5B，通过横向扩展第一初始通孔155a来形成第二初始通孔155b。横向扩展初始通孔的工艺包括通过利用等离子体的干蚀刻或利用HF溶液的湿蚀刻在已经形成了第一初始通孔155a的位置除去部分层间电介质层150的步骤。根据扩展初始通孔的工艺，在第二初始通孔155b的底部表面露出由层间电介质层150覆盖的蚀刻终止层140的高出部分II的一部分。这样，在第二初始通孔155b的底部表面露出的蚀刻终止层140在厚度上是变化的。换句话说，如从图5B所能看到的，在第二初始通孔155b的底部表面露出的蚀刻终止层140的凹陷部分I的厚度d1比高出部分II的厚度d2薄。参考图4C和图5B，附图标记150a和150b分别指示在进行扩展初始通孔的工艺之前和之后的层间电介质层的表面。
参考图4D和图5C，通过各向异性蚀刻第二初始通孔155b的底部表面处的蚀刻终止层140，形成通孔155c以露出作为下部导电层的栅电极120。
在这种情况下，通孔155c包括在通孔155c的下部侧壁处具有斜面S的蚀刻终止层140的剩余部分。换句话说，如上所述，因为在第二初始通孔155b的底部表面露出的蚀刻终止层140的凹陷部分I的厚度d1比高出部分II的厚度d2薄，所以在通孔155c的下部侧壁形成具有斜面S的蚀刻终止层140的剩余部分。此外，在各向异性蚀刻工艺的初始阶段，在蚀刻终止层140的台阶141的边缘进行相对活跃的蚀刻。在进行各向异性蚀刻工艺同时，一旦蚀刻终止层140的表面经过‘E1’、‘E2’和‘E3’到达‘E4’，如从图5C所能看到的，则在通孔155c的下部侧壁形成具有斜面S的蚀刻终止层140的剩余部分。换句话说，由于露出的凹陷部分I和高出部分II的厚度差，在通孔155c的下部侧壁形成具有斜面S的蚀刻终止层140的剩余部分，其中从通孔155c的下部侧壁至通孔155c的中心，具有斜面S的剩余蚀刻终止层140在厚度上减小。
参考图4E和图5D，金属扩散阻挡层160和籽晶层170通过物理气相沉积法依序形成，从而覆盖通孔155c上的层间电介质层150和露出的栅电极120。在通过电化学沉积法形成金属层的后续工艺中，籽晶层170连接电极。在某些情况下可以保留金属扩散阻挡层160。在一个示例性实施例中，金属扩散阻挡层160由TiN或TaN制成。籽晶层170由具有大约150至大约350的沉积厚度的Cu构成。同时，通过按照上述工艺在通孔155c的下部侧壁上形成具有斜面S的蚀刻终止层140的剩余部分，可以得到金属扩散阻挡层160和籽晶层170的良好台阶覆盖。
参考图4F和图5E，通过电化学沉积法在籽晶层170上形成金属层180。优选地，使用铜层作为金属层180。优选地，使用含有H2SO4和CuCl的电解质溶液，并且在电流为大约1A至大约10A和温度为大约20℃至大约25℃的条件下形成铜层。
参考图4G，构图金属扩散阻挡层160、籽晶层170和金属层180，从而形成金属布线。根据用于形成金属层180的金属的类型，通过光刻工艺或CMP工艺进行该构图。在本实施例中，抛光金属扩散阻挡层160、籽晶层170和金属层180，直到露出层间电介质层150的表面，从而在通孔155c内形成金属扩散阻挡层图案161、籽晶层图案171和金属层图案181。
上述示例性实施例介绍了作为示例性互连孔的通孔形成，但是本发明可以应用于形成接触孔而不是通孔的情况。在这种情况下，在接触孔的底部表面露出半导体衬底中形成的掺杂区。
此外，本发明可以应用于使用双镶嵌工艺(dual damascene process)形成金属布线的方法。
下文中，将参考图6A至6H介绍根据本发明的另一个示例性实施例的制造半导体器件的金属布线的方法。
参考图6A，在具有下部导电层310的半导体衬底300上形成蚀刻终止层320和层间电介质层330。下部导电层310可以是形成在半导体衬底300的表面上的掺杂层。蚀刻终止层320具有与图4A-4G的示例性实施例的蚀刻终止层140相同的功能，并且可以由相同的材料形成。
然后在层间电介质层330上形成沟槽蚀刻掩模350。沟槽蚀刻掩模350具有用于限定上部金属布线区域的开口351。
参考图6B，通过蚀刻在开口351的底部表面处露出的部分层间电介质层330，形成初始沟槽611。
同时，通过层间电介质层330的蚀刻速率和蚀刻时间可以确定用于形成初始沟槽611的蚀刻终点。可选择地，在初始沟槽611的底部表面的预定深度处，通过形成沟槽蚀刻终止层(现在未示出)可以确定蚀刻终点。在这种情况下，在沟槽蚀刻终止层上方和下方形成层间电介质层330。当形成沟槽蚀刻终止层时，通过上部金属布线的厚度来确定沟槽蚀刻终止层的所需位置。
参考图6C，除去沟槽蚀刻掩模350。随后在已形成初始沟槽611的层间电介质层330上形成接触孔蚀刻掩模355，由此暴露出初始沟槽611的底部表面处的层间电介质层330。
参考图6D，选择性地蚀刻层间电介质层330，直到露出蚀刻终止层320，使得第一初始接触孔621穿过层间电介质层330形成，并且连接初始沟槽611。
然后通过除去露在第一初始接触孔621的底部表面上的部分蚀刻终止层320，在蚀刻终止层320上形成台阶321。在一个示例性实施例中，通过除去大约300至大约500的蚀刻终止层320形成台阶321。蚀刻终止层的台阶321形成在第一初始接触孔621的底部表面上露出的凹陷部分I和用层间电介质层330覆盖的高出部分II之间的边界处。可以通过借助在通过蚀刻层间电介质层330形成第一初始接触孔621的工艺期间的过蚀刻或借助另外的蚀刻工艺除去部分蚀刻终止层320来形成蚀刻终止层320的台阶321。接着，除去接触孔蚀刻掩模355。
参考图6E，通过横向扩展第一初始接触孔621来形成第二初始接触孔622。横向扩展第一初始接触孔的工艺包括通过利用等离子体的干蚀刻或利用HF溶液的湿蚀刻除去已经形成第一初始接触孔621的层间电介质层330的一部分的步骤。根据扩展初始接触孔的工艺，在第二初始接触孔622的底部表面暴露出由层间电介质层330覆盖的蚀刻终止层320的高出部分II的一部分。
在扩展第一初始接触孔621的工艺期间，除去部分层间电介质层330，同时还扩展了初始沟槽611，由此形成沟槽610。图6E中的附图标记330a和330b分别指示在进行扩展初始接触孔的工艺之前和之后的层间电介质层的两个表面。
参考图6F，各向异性蚀刻在第二初始接触孔622的底部表面的蚀刻终止层320，由此露出下部导电层310，并形成连接沟槽610的接触孔620。在这种情况下，通过凹陷部分I和高出部分II的厚度差，在接触孔620的下部侧壁形成具有斜面S1的蚀刻终止层320的剩余部分。
同时，在各向异性蚀刻工艺期间，还物理地蚀刻在沟槽610和接触孔620的每个入口处的层间电介质层330，由此形成额外的斜面S2和S3。
参考图6G，通过物理气相沉积法顺序形成金属扩散阻挡层360和籽晶层370，从而覆盖露出的下部导电层310和已经形成接触孔620的层间电介质层330。
通过根据上述工艺在接触孔620的下部侧壁上形成具有斜面S的蚀刻终止层320的剩余部分，可以得到具有良好台阶覆盖的金属扩散阻挡层360和籽晶层370的形成。
参考6H，通过电化学沉积法在籽晶层370上形成金属层380。通过与图4A-4G的示例性实施例的金属层180相同的方法形成金属层380。
参考图6I，抛光金属层380、籽晶层370和金属扩散阻挡层360，直到露出层间电介质层330的表面，使得在沟槽610和接触孔620内分别形成上部金属布线615和插塞625。
可以在双镶嵌工艺中形成沟槽之前形成初始互连孔。
下文中，将参考图7A至7G介绍根据本发明的另一个示例性实施例的用于制造半导体器件的金属布线的方法。
参考图7A，在具有下部导电层310的半导体结构300上形成蚀刻终止层320和层间电介质层330。在本实施例中，下部导电层310是下部金属布线。在这种情况下，层间电介质层330用作金属间电介质层。
参考图7B，选择性蚀刻层间电介质层330，直到露出蚀刻终止层320，使得穿过层间电介质层330形成第一初始通孔711。
除去露在第一初始通孔711的底部表面上的部分蚀刻终止层320，以在蚀刻终止层320中形成台阶321。蚀刻终止层320的台阶321形成在第一初始通孔711的底部表面露出的凹陷部分I和用层间电介质层330覆盖的高出部分II之间的边界处。可以通过借助在通过蚀刻层间电介质层330来形成第一初始通孔711的工艺过程中的过蚀刻或借助另外的蚀刻工艺除去部分蚀刻终止层320来形成蚀刻终止层320的台阶321。
参考图7C，进行扩展第一初始通孔711的工艺来形成第二初始通孔712。第二初始通孔712包括上部区域U和下部区域L。上部区域U被包括在将要在后续工艺中形成的上部金属布线区域中，而下部区域L被包括在用于连接上部金属布线和下部金属布线的通路(via)区域内。
扩展第一初始通孔的工艺包括通过利用等离子体的干蚀刻或利用HF溶液的湿蚀刻除去已经形成第一初始通孔711的层间电介质层330的一部分的步骤。根据扩展初始通孔的工艺，在第二初始通孔712的底部表面露出由层间电介质层330覆盖的蚀刻终止层320的高出部分II的一部分。
参考图7D，至少在第二初始通孔712的下部区域L内形成牺牲层340。在已经形成牺牲层340的半导体衬底300上形成沟槽蚀刻掩模350。沟槽蚀刻掩模350具有用于限定上部金属布线区域的开口351。开口351形成在第二初始通孔712上并且具有比第二初始通孔712相对宽的宽度。
牺牲层340优选由在不损坏层间电介质层330的情况下能够被除去的材料构成。在本实施例中，通过进行有机或无机材料例如用具有i-线波长的光辐照的光致抗蚀剂的旋涂来形成牺牲层340。同样，当通过旋涂法形成牺牲层340时，如从图7D所能看到的，可以用牺牲层340覆盖层间电介质层330的上部表面。
参考图7E，蚀刻没有用沟槽蚀刻掩模350覆盖的牺牲层340和层间电介质层330的一部分，由此形成沟槽720。沟槽720的深度等于要在后续工艺中形成的上部金属布线的厚度。通过横向扩展第二初始通孔712的上部区域U形成沟槽720，并且沟槽720连接第二初始通孔712的下部区域L。同时，当用牺牲层340填充第二初始通孔712的上部区域U时，在蚀刻层间电介质层330的工艺期间还除去第二初始通孔712的上部区域U的牺牲层340，并且用在下部区域L内填充的牺牲层340保护第二初始通孔712的下部区域L，从而防止对下部区域L的任何损坏。
同时，可以通过层间电介质层330的蚀刻速率和蚀刻时间来确定用于形成沟槽720的蚀刻终点。可选择地，可以通过在沟槽720的底部表面的深度处形成蚀刻终止层来确定蚀刻终点。在这种情况下，层间电介质层330形成在蚀刻终止层上方和下方。
参考图7F，通过除去沟槽蚀刻掩模350和下部区域L内的牺牲层340，在第二初始通孔712的底部表面处再次露出蚀刻终止层320的高出部分II的一部分。
参考图7G，各向异性蚀刻在第二初始通孔712的底部表面的蚀刻终止层320，使得形成用于露出下部金属布线310的通孔710。在这种情况下，由于凹陷部分I和高出部分II的厚度差，在通孔710的下部侧壁形成具有斜面S的蚀刻终止层320的剩余部分。
同时，在各向异性蚀刻工艺期间，还物理地蚀刻在沟槽720和通孔710的每个入口处的层间电介质层330，由此形成额外的斜面S2和S3。
参考图7H，通过物理气相沉积法顺序形成金属扩散阻挡层360和籽晶层370，从而覆盖露出的下部导电层310和已经形成通孔710和沟槽720的层间电介质层330。
通过在通孔710的下部侧壁处具有带斜面S1的蚀刻终止层320的剩余部分，根据上述工艺，可以得到具有良好台阶覆盖的金属扩散阻挡层360和籽晶层370的形成。
参考图7I，通过与图6A-6I的示例性实施例相同的方法在籽晶层370上形成金属层380。
参考图7J，抛光金属层380、籽晶层370和金属扩散阻挡层360，直到露出层间电介质层330的表面，使得在沟槽720和通孔710内分别形成上部金属布线725和通路(via)715。
在使用双镶嵌工艺形成金属布线的工艺中，可以进行扩展初始通孔的工艺，从而在除去牺牲层之后露出蚀刻终止层的高出部分。
下文中，将参考图8A至8E介绍根据本发明的另一个示例性实施例的用于制造半导体器件的金属布线的方法。
参考图8A，在形成了作为下部金属布线的下部导电层310的半导体衬底300上，形成蚀刻终止层320和用作金属间电介质层的层间电介质层330。选择性地蚀刻层间电介质层330，直到露出蚀刻终止层320，从而形成第一初始通孔811。通过除去露在第一初始通孔811的底部表面上的蚀刻终止层320的一部分，在蚀刻终止层320中形成台阶321，该台阶321形成在暴露于第一初始通孔811的底部表面的凹陷部分I和用层间电介质层330覆盖的高出部分II之间的边界处，如图8D所示。
同时，第一初始通孔811包括上部区域U和下部区域L。上部区域U被包括在将要在后续工艺中形成的上部金属布线区域内，下部区域L被包括在用于连接上部金属布线和下部金属布线的通路区域内。
接着，至少在第一初始通孔811的下部区域L内形成牺牲层340。在已经形成牺牲层340的半导体衬底300上形成沟槽蚀刻掩模350。沟槽蚀刻掩模350具有用于限定上部金属布线形成区域的开口351。开口351形成在第一初始通孔811上，并且具有比第一初始通孔811相对宽的宽度。
参考图8B，通过蚀刻部分层间电介质层330形成沟槽820。沟槽820形成在第一初始通孔811的上部区域U内，并且连接第一初始通孔811的下部区域L。同时，当用牺牲层340填充第一初始通孔811的上部区域U时，在蚀刻层间电介质层330的工艺期间还除去第一初始通孔811的上部区域U的牺牲层340，并且通过填充在下部区域L内的牺牲层340保护第一初始通孔811的下部区域L，从而防止对下部区域L的任何损坏。
参考图8C，除去沟槽蚀刻掩模350和牺牲层340，以在第一初始通孔811的底部表面处露出蚀刻终止层320。
参考图8D，进行扩展初始通孔的工艺以形成从第一初始通孔811扩展的第二初始通孔812。根据第二初始通孔812的形成，在第二初始通孔812的底部表面上露出被层间电介质层330覆盖的蚀刻终止层320的高出部分II的一部分。扩展初始通孔的工艺包括除去部分层间电介质层330。这样，在扩展初始通孔的工艺期间额外扩展了沟槽820。图8D中的附图标记330a和330b分别指示扩展初始通孔之前和之后的层间电介质层的两个表面。
参考图8E，各向异性蚀刻在第二初始通孔812的底部表面处的蚀刻终止层320，从而形成通孔810。在这种情况下，由于露出的凹陷部分I和高出部分II之间的厚度差，在通孔810的下部侧壁形成具有斜面S的蚀刻终止层320的剩余部分。
并且根据图6A-6I的示例性实施例，进行包括形成金属扩散阻挡层、籽晶层、金属层之类的步骤的后续工艺。
如上所述，根据本发明，蚀刻终止层在互连孔的底部表面处具有斜面，使得能提高用于覆盖互连孔的底部表面的籽晶层的台阶覆盖。因此，在通过利用电化学沉积法在籽晶层上形成金属层的工艺期间，本发明防止在通孔内形成空隙并且还提高了器件可靠性。
虽然参考示例性实施例介绍了本发明，但是应明白，此公开用于借助于例子说明本发明，而不局限于限制本发明的范围。并且本领域技术人员在不脱离本发明的范围和主旨的情况下能够修正和改变本发明。
权利要求
1.一种用于制造半导体器件的方法，该方法包括步骤在具有下部导电层的半导体衬底上依序形成蚀刻终止层和层间电介质层；通过选择性蚀刻该层间电介质层暴露出部分该蚀刻终止层；通过除去部分该露出的蚀刻终止层在该蚀刻终止层中形成台阶，该台阶形成在该露出的蚀刻终止层的凹陷部分和用该层间电介质层覆盖的该蚀刻终止层的高出部分之间的边界处；通过除去部分该层间电介质层暴露出部分该高出部分；以及通过各向异性蚀刻该露出的凹陷部分和高出部分从而暴露出该下部导电层，形成在互连孔的下部侧壁处具有斜面的互连孔。
2.如权利要求1所述的方法，其中通过选择性蚀刻该层间电介质层并暴露部分该蚀刻终止层同时进行过蚀刻来形成该蚀刻终止层的该台阶。
3.如权利要求1所述的方法，还包括步骤形成用于覆盖该下部导电层和具有该互连孔的该层间电介质层的籽晶层；在该籽晶层上形成金属层；以及构图该金属层和籽晶层。
4.如权利要求3所述的方法，其中利用物理气相沉积法形成该籽晶层。
5.如权利要求3所述的方法，还包括步骤在形成该籽晶层之前，形成用于覆盖该露出的下部导电层和具有该互连孔的该层间电介质层的金属扩散阻挡层。
6.如权利要求3所述的方法，其中构图该金属层和籽晶层的步骤包括抛光该金属层和籽晶层，直到露出该层间电介质层。
7.如权利要求5所述的方法，其中利用物理气相沉积法形成该金属扩散阻挡层。
8.如权利要求1所述的方法，其中该蚀刻终止层是从SiN、SiC和BCB(苯并环丁烯)有机绝缘层构成的组中选出的材料。
9.如权利要求8所述的方法，其中该层间电介质层是从FSG(氟硅酸盐玻璃)、SiOC、以及有机或无机SOD(旋涂电介质)构成的组中选出的材料。
10.如权利要求9所述的方法，其中通过利用等离子体的干蚀刻除去该层间电介质层，从而露出部分该高出部分。
11.如权利要求9所述的方法，其中通过利用HF溶液的湿蚀刻除去该层间电介质层，从而露出部分该高出部分。
12.如权利要求1所述的方法，还包括步骤在暴露出部分该蚀刻终止层之前，通过选择性蚀刻该层间电介质层形成沟槽，其中暴露出部分该蚀刻终止层的步骤包括除去形成有该沟槽的该层间电介质层的一部分。
13.如权利要求12所述的方法，还包括步骤形成用于覆盖该下部导电层和具有该沟槽及该互连孔的该层间电介质层的籽晶层；利用电化学沉积法在该籽晶层上形成金属层；以及构图该金属层和籽晶层。
14.如权利要求13所述的方法，还包括步骤在形成该籽晶层之前，形成用于覆盖该露出的下部导电层和具有该互连孔的该层间电介质层的金属扩散阻挡层。
15.如权利要求14所述的方法，其中利用物理气相沉积法形成该金属扩散阻挡层和该籽晶层。
16.一种用于制造半导体器件的方法，该方法包括步骤在形成有下部金属布线的半导体衬底上顺序形成蚀刻终止层和金属间电介质层；通过选择性蚀刻该金属间电介质层形成用于暴露出部分该蚀刻终止层的第一初始通孔；通过除去部分该露出的蚀刻终止层在该蚀刻终止层中形成台阶，该台阶形成在该第一初始通孔的底部表面处露出的凹陷部分和用该金属间电介质层覆盖的高出部分之间的边界处；通过借助除去该第一初始通孔的横向部分来扩展该第一初始通孔，形成用于暴露出部分该凹陷和高出部分的第二初始通孔，该第二初始通孔包括上部区域和下部区域；在该第二初始通孔内形成牺牲层；通过选择性蚀刻该金属间电介质层，在该第二初始通孔的上部区域内形成一沟槽，该沟槽比该第二初始通孔的下部区域宽并且连接该第二初始通孔的该下部区域；除去该牺牲层，从而在该第二初始通孔的下部区域的底部表面处露出该高出部分和凹陷部分；通过各向异性蚀刻该露出的凹陷和高出部分，形成用于暴露该下部金属布线的通孔并且在该通孔的下部侧壁处形成斜面；形成用于覆盖该露出的下部金属布线和具有该通孔的该金属间电介质层的籽晶层；在该籽晶层上形成金属层；以及构图该金属层和籽晶层。
17.如权利要求16所述的方法，其中在形成该第一初始通孔同时，通过进行过蚀刻形成该蚀刻终止层的该台阶。
18.如权利要求16所述的方法，其中利用物理气相沉积法形成该籽晶层。
19.如权利要求18所述的方法，还包括步骤在形成该籽晶层之前，形成用于覆盖该露出的下部金属布线和具有该通孔的该金属间电介质层的金属扩散阻挡层。
20.如权利要求19所述的方法，其中利用物理气相沉积法形成该金属扩散阻挡层。
21.如权利要求16所述的方法，其中该蚀刻终止层是从SiN、SiC和BCB(苯并环丁烯)有机绝缘层构成的组中选出的材料。
22.如权利要求21所述的方法，其中该金属间电介质层是从FSG(氟硅酸盐玻璃)、SiOC、以及有机或无机SOD(旋涂电介质)构成的组中选出的材料。
23.如权利要求22所述的方法，其中通过利用等离子体的干蚀刻除去该金属间电介质层，从而露出部分该高出部分。
24.如权利要求22所述的方法，其中通过利用HF溶液的湿蚀刻除去该金属间电介质层，从而露出部分该高出部分。
25.如权利要求17所述的方法，其中利用蚀刻掩模形成该沟槽，该沟槽与该第二初始通孔交叠并且具有比该第二初始通孔宽的开口。
26.一种用于制造半导体器件的方法，该方法包括步骤在形成有下部金属布线的半导体衬底上顺序形成蚀刻终止层和金属间电介质层；通过选择性蚀刻该金属间电介质层形成用于暴露出部分该蚀刻终止层的第一初始通孔，该第一初始通孔包括上部区域和下部区域；通过除去部分该露出的蚀刻终止层在该蚀刻终止层中形成台阶，该台阶形成在该第一初始通孔的底部表面处露出的凹陷部分和用该金属间电介质层覆盖的高出部分之间的边界处；在该第一初始通孔内形成牺牲层；通过选择性蚀刻该金属间电介质层，在该第一初始通孔的该上部区域形成沟槽，该沟槽比该第一初始通孔的该下部区域宽并且连接该第一初始通孔的该下部区域；除去该牺牲层以在该第一初始通孔的该底部表面处露出该凹陷部分；通过除去部分该金属间电介质层来形成第二初始通孔，该第二初始通孔用于暴露出部分该高出部分并且横向扩展该第一初始通孔的该下部区域；通过各向异性蚀刻该露出的凹陷和高出部分从而暴露该下部金属布线，形成在通孔的下部侧壁处具有斜面的通孔；形成用于覆盖该露出的下部金属布线和具有该通孔的该金属间电介质层的籽晶层；在该籽晶层上形成金属层；以及构图该金属层和籽晶层。
27.如权利要求26所述的方法，其中在形成该第一初始通孔同时，通过过蚀刻形成该蚀刻终止层的该台阶。
28.如权利要求26所述的方法，其中利用物理气相沉积法形成该籽晶层。
29.如权利要求26所述的方法，还包括步骤在形成该籽晶层之前，形成用于覆盖该露出的下部金属布线和具有该通孔的该金属间电介质层的金属扩散阻挡层。
30.如权利要求29所述的方法，其中利用物理气相沉积法形成该金属扩散阻挡层。
31.如权利要求26所述的方法，其中该蚀刻终止层是从SiN、SiC和BCB(苯并环丁烯)有机绝缘层构成的组中选出的材料。
32.如权利要求31所述的方法，其中该金属间电介质层是从FSG(氟硅酸盐玻璃)、SiOC、以及有机或无机SOD(旋涂电介质)构成的组中选出的材料。
33.如权利要求32所述的方法，其中通过利用等离子体的干蚀刻除去该金属间电介质层，从而露出部分该高出部分。
34.如权利要求32所述的方法，其中通过利用HF溶液的湿蚀刻除去该金属间电介质层，从而露出部分该高出部分。
35.如权利要求27所述的方法，其中利用蚀刻掩模形成该沟槽，该沟槽与该第一初始通孔交叠并且具有比该第一初始通孔宽的开口。
全文摘要
制造在互连孔的下部侧壁处具有斜面的半导体器件的方法，包括在具有下部导电层的半导体衬底上顺序形成蚀刻终止层和层间电介质层。通过选择性蚀刻层间电介质层露出部分蚀刻终止层。通过除去部分露出的蚀刻终止层在蚀刻终止层内形成台阶。并且，台阶形成在露出的蚀刻终止层的凹陷部分和用层间电介质层覆盖的蚀刻终止层的高出部分之间的边界处。除去部分层间电介质层以露出部分蚀刻终止层的高出部分。并且，各向异性蚀刻露出的凹陷和高出部分，以露出下部导电层并形成具有斜面的互连孔，其中斜面由在互连孔的下部侧壁处的剩余蚀刻终止层构成。
文档编号H01L21/768GK1617326SQ20041010054
公开日2005年5月18日 申请日期2004年9月9日 优先权日2003年9月9日
发明者姜棋皓, 吴赫祥, 李政佑, 朴大根 申请人:三星电子株式会社