专利名称：用于具有遵循表面轮廓的电绝缘材料层的功率半导体的布线工艺的制作方法
最为广泛的用于功率半导体芯片彼此并且与导电轨迹接触的工艺是粗丝焊接。其中借助于超声能量在由铝形成的、直径典型为几百微米的导线和在芯片上由铝构成并且在功率模块上由铜构成的接触表面之间通过金属间连接实现牢固连接。
作为焊接的一种替换存在另外的方法，比如Thinpak。在这种情况下芯片表面通过焊剂接触，通过陶瓷片的孔注入焊剂。
在MPIPPS(Metal Posts Interconnected Parallel PlateStructures)中借助于焊接铜柱建立接触。
在倒装片工艺中通过焊接凸起实现另外的接触方法。该方法此外能够改善散热，因为功率半导体可以焊接在DCB衬底的上面和下面，(DCB代表Direct Copper Bonding)。
也存在通过沉积Cu导线的大面积接触，其中借助于气相分离(CVD方法)的电绝缘体实现导电轨迹的电绝缘(Power Module OverlayStructure)。
最后借助于结构化的薄膜通过粘接过程或者焊接过程的接触是已知的。
在Ozmat B.、Korman C.S.和Filion R.的文章“An AdvancedApproach to Power Module Packaging”中、0-7803-6437-6/00、IEEE，2000、公开了一种方法，其中功率半导体被叠置在一个被夹在一个框架内的薄膜上。
从Ostmann A.、Neumann A.的文章“Chip in Polymer-the NextStep in Miniaturization”中、在“Advancing Microelectronics”，2002年五月/六月，第三期第29册中公开了一种方法，在该方法中处在一个衬底上的逻辑芯片被埋置在聚合物中。
本发明所要解决的技术问题是提供一个用于接触处在一个衬底上的器件的一或多个电接触表面的方法，该方法适合于功率电子学，在该方法中在结构化的较高功率器件中也可以实现与一个位于衬底上的导电轨迹的接触。
通过在独立权利要求所限定的技术方案解决该任务。从从属权利要求中得出有益的实施方案。
与此相应在一个用于制造具有一个在衬底上布置的器件的装置的方法中，衬底和器件形成一个表面轮廓并且其中器件具有一个电接触表面、电绝缘材料层被涂敷在衬底和器件上，使得电绝缘材料层遵循由衬底和器件形成的表面轮廓，也就是说电绝缘材料层根据由衬底和器件形成的表面轮廓在表面轮廓上延伸分布。与之相反，根据现有技术逻辑芯片被埋置在聚合物中，如此聚合物层的底面追随表面轮廓，但是聚合物层本身并不追随表面轮廓。
通过电绝缘材料层追随由衬底和器件形成的表面轮廓，尤其是如果采用功率器件作为器件，那么得出相同的两个优点。其一偏离开衬底的器件边沿上的绝缘材料层有足够的厚度。从而防止在较高电压或者场强时被击穿。其二除了在衬底上通常非常高的功率器件之外电绝缘材料层不厚使得在衬底导电轨迹上的接触面难以露出并接触到。
在涂敷电绝缘材料层时保持器件的电接触面裸露，和/或在涂敷电绝缘材料层之后，特别是通过开凿窗口露出器件的电接触面。
此外在电绝缘材料层和器件的电接触面上涂敷导电材料层。由此可见电绝缘材料层是导电材料层的衬底。
当然在一个于其上面布置具有接触面的多个器件的衬底上和/或在具有多个接触面的器件上所采取的措施也属于本发明的范畴。
电绝缘材料层尤其不是薄膜。
电绝缘材料层在衬底上的厚度在沿直线延伸的范围内与其在器件上沿直线延伸范围内的厚度相比相差不到50％，特别是不到20％。厚度最好大致相同，也就是说相差不到5％或甚至不到1％。百分比的表示特别涉及该层在器件上沿直线延伸范围内的厚度。与此相应地，该厚度表示为100％。适应于直线延伸的范围，是因为在衬底和器件内边缘上的层通常分布较厚，而在避开衬底的器件边缘上通常分布较薄。
为了使器件与衬底接触，衬底主要具有一个电接触面，该接触面在涂敷导电材料层时保持裸露或在涂敷电绝缘材料层之后露出，并且在该层上同样涂敷导电材料层。如此器件的接触面通过导电材料层与衬底的接触面连接。
器件的接触面和衬底的接触面最好大致上尺寸相同，以便保证电流正常流过。
在涂敷电绝缘材料层时可以释放器件的电接触面和/或过后露出该接触面。如果涂敷具有开孔的电绝缘材料层，则特别有益地在涂敷时就已经实现完全或部分释放。当然能够在开始时就应用具有一或多个相应开孔或窗口的电绝缘材料层，例如事先通过低成本的冲孔或裁剪获得开孔或窗口。
如果通过露出接触面开凿一个具有大于器件的侧面和/或表面60％区域的窗口，在该侧面和/或表面上开凿窗口，特别大于80％，则该方法可以用于功率器件，其接触面具有相应的大小。可是另一方面为了保证整齐的边缘加工处理，窗口大小不应大于器件的侧面和/或表面的99.9％的范围，在该侧面和/或表面上开凿窗口，尤其不大于99％并且进一步优选不大于95％。特别在器件的最大侧面和/或在器件的避开衬底的侧面上开凿窗口，并且该窗口的绝对区域最好大于50mm2，特别大于70mm2。
可以考虑采用在有机或无机基板上的任意电路载体作为衬底。这种衬底特别是PCB(Printed Circuit Board)衬底、DCB衬底、IM(Insulated Metal)衬底、HTCC(High Temperature CofiredCeramics)衬底。
电绝缘材料层特别由塑料形成。根据继续加工该层可以是感光的或非感光的。
主要以一或多个下列措施涂敷该层幕式浇淋、浸渍、特别是单面浸渍、喷射、特别是静电喷射、印刷、特别是丝网印刷、再注塑、分散、旋涂。
为了涂敷导电材料层，也就是为了平面接触，有益地实施导电材料的物理或化学沉积。如此的物理方法是溅射和气相沉积(PhysicalVapor Deposition、PVD)。化学沉积可以由气相(Chemical VaporDeposition、VCD)和/或液相(Liquid Phase Chemical VaporDeposition)实现。也可以考虑，首先通过这些方法之一涂上一个例如由钛/铜形成的薄的导电亚层，然后在该层上电镀沉积一个例如由铜形成的厚导电亚层。
在根据本发明的方法中主要使用一个具有表面的衬底，该表面装有一或多个半导体芯片、特别是功率半导体芯片，在所述每个芯片上存在一或多个有待接触的接触面，其中电绝缘材料层在真空的情况下涂敷在该表面上，如此电绝缘材料层紧贴着覆盖包括每个半导体芯片和每个接触面在内的这个表面并且黏附在这个包含每个半导体芯片的表面上。
在这种情况下，如此构成电绝缘材料层，即可以抵消直到1000μm的高度差。此外由于衬底的布局并由于在衬底上布置的半导体芯片可以引起该高度差。
电绝缘材料层的厚度为10μm至500μm。在根据本发明的方法中，涂敷厚度最好为25μm至150μm的电绝缘材料层。
在另一个实施方案中多次重复涂敷，直到电绝缘材料层达到确定的厚度。例如较低厚度的、由电绝缘材料形成的亚层被加工成为较高厚度的电绝缘材料层。由电绝缘材料形成的这个亚层有益地由塑料材料制成。对此也可以考虑，由电绝缘材料形成的这个亚层由多种不同塑料材料组成。产生一个由电绝缘材料形成的、由亚层构成的层。
在一个特别的实施方案中，为了露出器件的电接触面通过激光烧蚀在电绝缘材料层上开凿一个窗口。在此所用的激光波长在0.1μm和11μm之间。激光功率在1W和100W之间。最好采用波长为9.24μm的CO2激光。对此在不损坏可能处在绝缘材料层下面的、由铝、金或铜形成的芯片触点的情况下开凿窗口。
在另一个实施方案中应用由电绝缘材料形成的感光层，并且为了露出器件的电接触面通过光刻过程开凿一个窗口。光刻过程包含由电绝缘材料形成的感光层的曝光和电绝缘材料层的已曝光或没有曝光的位置的显影和清除。
在开凿窗口之后进行清洁步骤，在该步骤中清除电绝缘材料层的残留物。例如湿化学方法实现清洁步骤。也可以特别考虑等离子清洁方法。
在另一个实施方案中应用由不同的导电材料形成的、由多个彼此重叠布置的亚层组成的层。例如重叠涂上不同的金属层。亚层或者金属层的数目为2至5。通过由多个亚层构成的导电层例如可以整体构成用作扩散势势垒的亚层。如此的亚层例如包括一个钛钨合金(TiW)。在一个多层结构中在必须接触的表面上直接涂敷一个促成或改善黏附的亚层。如此的亚层例如包括钛。
在一个特别的实施方案中在平面接触导电材料层之后产生至少一个导电轨迹。导电轨迹可以镀在该层上。为了产生导电轨迹特别实施层的结构化。这表明，在该层中产生导电轨迹。导电轨迹例如有助于半导体芯片的电接触。
通常在一个光刻过程中实现这种构造。为此可以在导电层上涂上光学抗蚀剂，使腐蚀剂干燥，接下来曝光并显影。也许可能实现一个热处理步骤，以便对后面的处理过程稳定所涂的光学抗蚀剂。常规的正和负的抗蚀剂(镀层材料)可以考虑作为光学抗蚀剂。例如通过喷射过程或浸渍过程实现光学抗蚀剂的镀层。同样可以考虑电沉积(静电或电泳沉积)。
可以用一或多个下列措施代替光学抗蚀剂也可以涂敷另外可结构化的材料幕式浇淋、浸渍、特别是单面浸渍、喷射、特别是静电喷射、印刷、特别是丝网印刷、再注塑、分散、旋涂。
也可以用于感光薄膜结构化，该薄膜压成薄片并且与所涂地光学抗蚀剂层相对比进行曝光和显影。
为了产生导电轨迹例如可以采取如下措施在第一子步骤中结构化导电层，在一个后面的子步骤中在产生的导电轨迹上进行另外的金属层喷涂。通过另外的涂覆金属层加强导电轨迹。例如在通过结构化产生的导电轨迹上电镀沉积了厚度为1μm至400μm的铜。然后剥离光学抗蚀剂层或者压成薄片的薄膜或另外选择应用的可结构化材料。这例如以有机溶剂、碱性显影剂或这类物质达到目的。通过后面的差异腐蚀再度清除没有以金属层加强的平的金属导电层。加强的导电轨迹保留下来。
在一个特别的实施方案中为了制造一个多层的装置多次实施这些方法步骤，压成薄片、露出、接触与产生导电轨迹。
本发明提供一种新的工艺用于连接焊接区或者连接接触面的电接触与布线，该连接焊接区或接触面被布置在半导体芯片上、特别布置在功率半导体芯片上。附加在根据本发明的方法中平面接头和特殊的绝缘产生一个低感应的连接，以便能够快速并低损耗的接通。
通过涂敷电绝缘材料层产生一个电绝缘层。通过根据本发明技术方案对电绝缘材料层的涂覆对于绝缘层的产生具有如下优点-应用在高温下，电绝缘材料层在适当选择材料的情况下能耐直到300℃的高温。
-较低的过程费用。
-通过应用较厚的绝缘层能够达到较高的绝缘强度。
-较高的生产量，例如可以使用DCB衬底。
-均匀的绝缘特性，因为通过在真空中加工电绝缘材料层防止气穴。
-可以使用整个芯片接触面，如此可以传导较高的电流。
-通过平面接触可以均匀控制芯片。
-通过平面几何学在平面接触情况下的接触感应小于在粗线焊接情况下的接触感应。
-在振动负荷和机械晃动负荷的情况下这种接触导致较高的可靠性。
-与竞争的方法相比由于较低的热机应力达到较高的负载变化稳定性。
-可达多个布线面。
-描述的平面连接工艺要求较低的结构高度。这引起一个紧凑的结构。
-在多层连接平面的情况下可以实现用于屏蔽的、较大平面的的金属层层。这特别对电路的EMV(电磁兼容性)特性(寄生发射、抗干扰性)产生非常积极影响。
从该方法的优选实施方案中得出该装置的优选并且有益的实施方案。
从根据附图的实施例描述中得出本发明的另外特征和优点。
图1指出了用于接触功率半导体的方法。
在图1中以1标识实例的衬底。该衬底1例如具有一个DCB衬底，该衬底包括由陶瓷材料形成的衬底层10、由铜形成的涂敷在衬底层10的下表面上的层12和由铜形成的涂敷在衬底层10的与下表面相反的表面上的层11。
衬底层10的上表面上的层11一直向下例如直到衬底层10的上表面上都被清除，使得在那里露出上表面。通过由铜层11和12形成在衬底上的导电轨迹。
在偏离开衬底层10的剩余铜层11表面上叠置一或多个半导体芯片2，这些芯片可以是彼此相同的和/或相互不同。
半导体芯片2(主要是功率半导体芯片)以一个未示出的接触面平整地接触铜层11的上表面，该接触面位于转向铜层11的半导体芯片2的下表面。例如，该接触面与由铜层11进行焊接。
在芯片2的偏离开铜层11和下表面的上表面上分别设置有接触面210的触点。
如果例如半导体芯片2是一个晶体管，则在这个半导体芯片2的下表面上的接触面是集电极触点或者漏极触点的接触面，在半导体芯片2的上表面上的触点是发射极触点或者源极触点，其接触面是接触面210。
通过衬底层10的上表面的露出部分、在半导体芯片2外部由铜层11的上表面并通过每个半导体芯片2的暴露表面产生装有半导体芯片2的衬底1的整个上表面，通过该芯片2的上表面和侧面确定芯片的暴露表面。
在步骤301中，在真空的情况下在装有半导体芯片2的衬底1的整个表面上涂敷电绝缘的塑料材料层3，使得电绝缘材料层3以紧贴方式覆盖装有半导体芯片2并具有接触面的衬底1的表面而且黏附在该表面上。在这种情况下，电绝缘材料层3遵循由衬底层10的上表面的露出部分、位于半导体芯片2外部由铜层11的上表面、以及由每个半导体芯片2的暴露表面本身所产生的表面轮廓，其中所述半导体芯片2的暴露表面由这个芯片2的上表面和侧面确定。
优选地利用一或多个如下的措施实现在步骤301中涂敷电绝缘材料层3幕式浇淋、浸渍、特别是单面浸渍、喷射、特别是静电喷射、印刷、特别是丝网印刷、再注塑、分散、旋涂。
电绝缘材料层3用作绝缘体并且用作此外涂敷的、导电材料层4的衬底。
电绝缘材料层3的典型厚度在25-150μm的范围，其中也可以由较薄的、由电绝缘材料形成的亚层的一组层达到较大的厚度。因此能够有益地实现在几十kV/mm范围的绝缘强度。
在步骤302中通过在电绝缘材料层3上开凿各自的窗口31在包括器件2在内的、衬底1的表面上露出每个有待接触的接触面。
有待接触的接触面不仅是在半导体芯片2上的接触面20，而且也可以是由铜或其他的金属所形成的层11的、通过在电绝缘材料层3上开凿一个窗口31而露出的区域。
为了接触接触面(210)而开凿的窗口的范围大于器件范围的60％、特别是大于80％。
主要通过激光烧蚀在电绝缘材料层3上开凿一个窗口31。
然后在步骤303中以通常的方法对露出的接触面210和112进行金属层喷涂并进行结构化，因此平面接触，这样器件的每个露出的接触面210和衬底的露出的接触面112与由导电材料、主要是金属形成的层4平面接触。
例如导电材料层4整个平面地不仅可以涂敷在每个接触面210和112上而且也可以涂敷在电绝缘材料层3的、偏离开衬底1表面的上表面上，并且然后例如光刻地如此结构化该层4，即每个接触面210和112保持平面接触并且形成在接触面210与112和与绝缘材料层3的上面分布的导电轨迹4、6。
为此主要实施如下过程步骤(Semiadditve结构)i)喷射大约100nm厚的Ti附着层和大约200nm厚的Cu导电层(步骤303)。
ii)在应用较厚的漆涂层或感光薄膜5的情况下的光刻法(步骤304)。
iii)以导电层6电镀增强没有显影的区域。在此直到500μm的层厚是可能的(步骤305)。
iv)Cu和Ti的喷漆层和差异腐蚀(306)。
也可以采取如此措施，即在偏离开衬底1表面的电绝缘材料层3的上表面上涂敷掩模，该掩模释放接触面210和112以及在接触面210与112和电绝缘材料层3上分布的导电轨迹4、6的区域，然后导电材料层4整个地以平面方式被涂敷在掩模和接触面210与112以及没有掩模的区域上。然后掩模与其上存在的层4一起被清除，如此在没有掩膜的区域上仅仅剩下平面接触的接触平面210与112和在接触面210与112和电绝缘材料层3上分布的导电轨迹4、6。
于是提供一个由衬底1与器件2形成的装置，该器件具有一个表面，在该表面上布置电接触面210、112，在该装置中在表面上涂敷电绝缘材料层的形式的绝缘体，该层紧贴在该表面上并黏附在该表面上，在该装置中接触面210和112分别具有窗口31，在该窗口中接触面210、112从电绝缘材料层中露出，与层4并附加与导电材料层6接触。从前面的描述中特别形成该装置。
权利要求
1.制造具有被布置在衬底(1)上的器件(2)的装置的方法，由此所述衬底(1)和器件(2)形成一个表面轮廓，其中该器件(2)具有一个电接触面(210)，在该方法中-电绝缘材料层(3)被涂敷在衬底(1)和器件(2)上，其中所述电绝缘材料层(3)遵循由衬底(1)和器件(2)形成的表面轮廓，-该器件的电接触面在被涂敷电绝缘材料层(3)时至少部分保持裸露和/或在涂敷电绝缘材料层(3)之后露出，-导电材料层(4)被涂敷在电绝缘材料层(3)和器件的电接触面(210)上。
2.按照权利要求1的方法，在该方法中，电绝缘材料层(3)不是薄膜。
3.按照上述权利要求之一的方法，在该方法中电绝缘材料层(3)在衬底(1)上在沿直线延伸的区域内的厚度与电绝缘材料层(3)在器件(2)上在沿直线延伸的区域内的厚度相差不到50％，特别相差不到20％。
4.按照上述权利要求之一的方法，在该方法中衬底(1)具有一个电接触面(112)，衬底的电接触面(112)在涂敷电绝缘材料层(3)时至少部分保持裸露和/或在涂敷电绝缘材料层(3)之后露出，导电材料层(4)也被涂敷在衬底的电接触面(112)上。
5.按照上述权利要求之一的方法，在该方法中，借助于一或多个以下优选措施涂敷电绝缘材料层(3)幕式浇淋、浸渍、特别是单面浸渍、喷射、特别是静电喷射、印刷、特别是丝网印刷、再注塑、分散、旋涂。
6.按照上述权利要求之一的方法，在该方法中，该器件(2)是一个功率电子器件，特别是一个功率半导体。
7.按照上述权利要求之一的方法，在该方法中，所述器件(2)在衬底(1)的平面法线的方向上的厚度至少为70μm，特别是为至少100μm。
8.按照上述权利要求之一的方法，在该方法中，衬底(1)具有导电轨迹(11、12)，该导电轨迹(11、12)的厚度为至少100μm，尤其至少为150μm。
9.按照上述权利要求之一的方法，在该方法中在电绝缘材料层(3)中开凿一个大于器件的侧面和/或表面的60％范围的窗口，这样器件的电接触面(210)在涂敷电绝缘材料层(3)时至少部分保持裸露和/或在涂敷电绝缘材料层(3)之后露出，导电材料层(4)涂敷在电绝缘材料层(3)和器件的电接触面(210)上，在该表面上开凿窗口，特别是大于80％。
10.按照上述权利要求之一的方法，在该方法中通过激光烧蚀至少部分露出器件的电接触面(210)。
11.按照上述权利要求之一的方法，在该方法中，一种感光材料用于电绝缘材料层(3)，通过光刻过程至少部分露出器件的电接触面。
12.按照上述权利要求之一的方法，在该方法中导电材料层(4)分为多个相叠布置的、由不同导电材料形成的亚层进行涂敷，其中特别通过电镀生长涂敷上面的亚层。
13.按照上述权利要求之一的方法，在该方法中，为了制造一个多层的装置多次实施这些步骤涂敷电绝缘材料层，露出接触面并且涂敷导电材料层。
14.具有一个布置在衬底(1)上的器件(2)的装置，所述衬底(1)和器件(2)由此形成一个表面轮廓，其中器件(2)具有一个电接触面(210)，其中-电绝缘材料层(3)被涂敷在衬底(1)和器件(2)上，由此电绝缘材料层(3)遵循由衬底(1)和器件(2)形成的表面轮廓，-器件的电接触面(210)从电绝缘材料层(3)中露出，-导电材料层(4)涂敷在电绝缘材料层(3)和器件的露出的电接触面(210)上。
全文摘要
在一个衬底和在其上面布置的器件上涂敷电绝缘材料层，使得该层遵循由衬底和器件形成的表面轮廓。
文档编号H01L25/07GK1757103SQ200480005533
公开日2006年4月5日 申请日期2004年1月26日 优先权日2003年2月28日
发明者N·泽利格尔, K·魏德纳, J·查普夫 申请人:西门子公司