专利名称：具晶体管及导线的集成半导体电路的制作方法
技术领域：
本发明与具晶体管及导线的一集成半导体电路有关。
背景技术：
以例如CMOS(互补金属氧化物半导体)电路来实施的半导体电路具有在MOS技术中制造出来的晶体管，通常在一导线底部形成电子或者是电洞的反向信道。在这样的装置中，两个源极/漏极电极形成于被当成是一半导体基板的实施区域的一导线彼此相对的两侧。所述的导线被当成是晶体管区域上的栅极电极并且经由其电动势控制反向信道的形成或预防。所述的反向信道在所述的半导体基板邻近半导体表面的底层延伸，以准确的位于该晶体管的两个源极/漏极电极的相对面之间的一栅极氧化层底下。在这样的情况下，所述信道的宽度沿着所述导线延伸的方向而延伸超过源极/漏极区域的宽度。通常，在每一实施例中的信道长度与信道宽度分别对应每一情况下所使用的光刻曝光装置所能达到的分辨率F的光学限制。
特别是，上述说明中所提到的晶体管可以用来作为非挥发性半导体内存的一储存晶体管。在这个例子中，介于所述导线与所述半导体基板之间的一电荷储存层可以用来储存数字信息，其中所述的电荷储存层在一反向信道形成期间在空间上连接了散射进入该层中的电荷，因而可以储存数字信息。在这样的储存电路中，需要具备降低储存密度，也就是说，降低基板区域上每一单位能储存的讯息项目的技术。这个降低电子电路的目的在逻辑电路的情况下也具备自我保护的功能。
发明内容
本发明的目的在于提供一种半导体电路，其中所述的半导体电路在基板的每一没有降低分辨率光学限制的区域上呈现多个电子组件。特别是，在一半导体基板上可以形成的反向信道数目可以增加到2倍的数目而基板底部的区域则仍维持一样。
根据本发明的构想，此一目的将经由根据权利要求1所述的一集成半导体电路来完成，其中所述的集成半导体电路包含一晶体管(10)以及一导线(11)，所述的晶体管(10)呈现出排列在一半导体基板(20)上的一第一(1)及一第二源极/漏极电极(2)，以及一栅极电极(7)，所述的导线则经由至少一栅极介电层(14)而与所述的半导体基板(20)形成电绝缘，并且将所述的栅极电极(7)形成于所述的晶体管(10)的区域内，所述的导线(11)沿着所述的晶体管(10)区域内的一第一方向(x)而延伸，所述的第二源极/漏极电极(2)排列在相对于所述的第一源极/漏极电极(1)沿着所述的第一方向(x)偏离的位置上，以及所述的晶体管(10)呈现出在所述栅极电极(7)与所述的半导体基板(20)间具有一电荷储存层(13)，其中的电荷(Q1，Q2)是局部结合的(locally bonded)。
根据本发明的构想，一种以一晶体管，较佳者是以MOS架构的晶体管来呈现的半导体电路被提出，其包含两个源极/漏极电极在所述的导线范围的方向上彼此相互偏离，其中，在所述晶体管区域内的所述导线形成所述晶体管的栅极电极。传统的半导体晶体管具有两个源极/漏极电极，且都紧邻着相同的或大部分相等的导线区域以使得所述的反向信道基板上延伸到两个源极/漏极电极之间的整个宽度。所述的反向信道因此具有一个对应于分辨率光学限制的宽度。
另一方面，根据本发明的构想，所数的第一与第二源极/漏极电极在所述导线区域的方向上彼此相互偏移，以使得所述的反向信道不再占用所述导线范围的方向上所量测到的两个源极/漏极电极之间的整个宽度，而只是延伸到介于所述第一与第二源极/漏极电极的两个相互最接近的相邻角落区域。由于所述的第二源极/漏极电极相对于所述的第一源极/漏极电极的横向位移，在两个电极之间的最短连接可能是，例如，连接第一电极面向第二电极的右手边角落区域到第二电极面向第一电极的左手边角落区域的连接线；一反向信道将不再延伸到所述的源极/漏极电极邻近这些角落区域的边缘区域(其中这些角落区域超过这些边缘区域整个长度的)，而基本上只是将彼此相对的角落区域相互短路。因为根据本发明的这样的一个反向信道，其介于彼此相互偏移的电极之间，且只占去相当小的基板面积，因而节省半导体基板面积的可能性变得以增加。
所述的反向信道基本上形成于所述的两个源极/漏极电极间相互最接近的两个角落区域之间的联机上。而其它的两个紧邻着所述的导线的两个角落区域则是用来形成连接到其它电极的其它反向信道。因为一源极/漏极电极的长方形或正方形基本区域上具有四个角落，因而晶体管的密度可以增加到高达两倍。
根据本发明的构想，所述的晶体管在所述的栅极电及与所述的半导体基板之间呈现出一电荷储存层，其中在该电荷储存层上电子电荷将会局部性接合。这样的一个晶体管适合用来作为一非挥发性半导体内存的储存晶体管；经由从一反向信道中散射高能型态的电荷载子，在所述的第一及/或第二源极/漏极电极上方的电荷储存层中将产生局部结合的状态。这个储存机制适用于镜像比特技术。所述可以经由这样的方法而产生的储存密度可以在本发明的协助下而两倍化，因为现在的电荷将只会储存源极/漏极电极于角落的区域上而不是在电荷储存层的源极/漏极电极的边缘区域上。
较佳者，本发明提供所述的第二源极/漏极电极排列在相对于所述的第一源极/漏极电极沿着所述的第一方向偏移一对应于所述的第一源极/漏极电极宽度的距离上。所述的第一与第二源极/漏极电极因此紧邻着所述的导线的两个不同的连续区域上；其中所述的第二源极/漏极电极开始于所述的导线的第一侧边，而所述的第一源极/漏极电极则结束于所述的导线的第二侧边。由于这样的偏移，多个源极/漏极电极可以交替地排列于所述的导线的两个侧边。在所述的导线底下两个不同的反向信道之间，一个近似于对于分辨率光学限制的距离发生于所述的导线范围的方向上。
较佳者，本发明提供所述的第一与第二源极/漏极电极在所述的半导体基板上具有一长方形的基本区域，而且在打开的状态下，所述的晶体管形成一反向信道，该反向信道只沿着面向所述的第二源极/漏极电极的第一源极/漏极电极的单一角落区域与面向所述的第一源极/漏极电极的第二源极/漏极电极的单一角落区域之间延伸。因此，在方向上紧邻着所述的导线而且在方向上与所述的导线的延伸方向相反两侧的第二源极/漏极电极的两个角落可以分别用来形成各自的反向信道。特别是，所述的晶体管形成一个只较所述的第一或第二源极/漏极电极沿着所述的导线的延伸方向所量测到的一半宽度还要狭窄的反向信道。
因此，本发明又提供所述的晶体管在所述的电荷储存层中的面向所述的第二源极/漏极电极的第一源极/漏极电极的角落区域到面向所述的第一源极/漏极电极的第二源极/漏极电极的角落区域之间专门用来储存电子电荷。所述的电子电荷的专门储存于所述源极/漏极电极的角落区域是根据在所述的半导体基板与所述的电荷储存层之间的一电子绝缘层具有一个厚度，其中所述厚度具有一定程度使得所述的电子绝缘层可以使在所述源极/漏极电极的角落区域之间的反向信道内的电子电荷得以穿隧(tunneled)通过。
本发明的另一个发展在于提供所述的第一与第二源极/漏极电极可以选择性的相对于彼此而呈正电性偏压或负电性偏压。在所述的两个电极之间，一反向信道可以在两个方向上流动，而且具有一足够高的源极-漏极电压，在每一情况下在所述的第一或第二电极的角落区域上储存一数字信息项目。
较佳者，本发明提供一第三源极/漏极电极排列在所述的导线上与所述的第一源极/漏极电极的相同侧，而且所述的第三源极/漏极电极在所述的第一方向上更排列在相对于所述的第二源极/漏极电极的一偏移位置上。因此，一反向信道可以形成于面对所述的第三源极/漏极电极的第二源极/漏极电极的一角落区域到与面对所述的第二源极/漏极电极的第三源极/漏极电极的一角落区域之间。所述的第一与第三源极/漏极电极都是排列在所述的导线上与所述的第二源极/漏极电极相反的侧边上，而且都相对于所述的第二源极/漏极电极在相反的方向上相互偏移，也就是说在所述的第二源极/漏极电极的角落区域上所述的导线的延伸范围的相反方向上。因此，一个延伸到所述的第二源极/漏极电极而且因此形成分离的晶体管的反向信道在每一情况下可以形成于与所述的第一与第三源极/漏极电极其中一个之间的接线上。在所述的两个晶体管每一个情况中的反向信道都紧邻着所述的导线，并且延伸所述的第二源极/漏极电极的两个不同的角落区域。所述的第一与第三源极/漏极电极较佳者在所述的导线的延伸方向上，也就是说沿着所述的第一方向上，彼此相隔一个对应于所述的第二源极/漏极电极宽度的距离。
较佳者，本发明更提供一第四源极/漏极电极排列于所述的导线上与所述的第二源极/漏极电极相同的一侧，并且与所述的第三源极/漏极电极在所述的第一方向上相互偏移。因此，另一个反向信道可以形成于面对所述的第四源极/漏极电极的第三源极/漏极电极的一个角落区域到面对所述的第三源极/漏极电极的第四源极/漏极电极的一个角落区域之间。经由这样的方式，所述的两个邻近于所述的导线的角落区域可以用来形成一晶体管，而且每一个晶体管都对应于前述所说的具体实施例中。同样的，其它源极/漏极电极可以交替地排列在所述的导线的两个侧边，经由这样，一特定致密排列的晶体管，较佳者，为储存晶体管的装置则得以产生。
较佳者，本发明更提供所述的电荷储存层为一个氮化物层，而且在两个侧边上分别由电绝缘层所围绕。特别是，其中一个氧化层可以提供于所述的氮化物层下面，这个所述的底层氧化层同时也用来当成是栅极介电层。
本发明的另一个实施方式提供所述的半导体电路在邻近于所述的第二源极/漏极电极出现另一导线并且沿着与前述的导线相同的方向平行延伸，所述的另一导线上更具有一第五源极/漏极电极，其中所述的第五源极/漏极电极排列在所述的另一导线与所述的第二源极/漏极电极相反的一个侧边上，而且同样地也与所述的第二源极/漏极电极在所述的第一方向上彼此相互偏移。因此，另一个反向信道可以形成于面对所述的第五源极/漏极电极的第二源极/漏极电极的一角落区域以及面对所述的第二源极/漏极电极的第五源极/漏极电极的一角落区域之间。因此，这些第二源极/漏极电极上，远离所述的第一导线而紧邻着所述的另一个导线的角落区域也可以用来形成其它的晶体管。经由额外的导线以及形成于其上的其它晶体管，具致密性的二维逻辑或储存电路可以实施。
较佳者，本发明又提供一第六源极/漏极电极面向所述的第二源极/漏极电极的另一个角落区域。经由所述的第一、第三、第五、第六源极/漏极电板的协助，高达四条的反向信道可以形成，而且在每一个例子中这四个反向信道都是从所述的第二源极/漏极电极不同的四个角落区域延伸出去。因此在传统的半导体电路中，最多两个反向信道可以延伸到一个相同的源极/漏极电极，本发明的构想相较于习知所需要的基板表面可以节省原有所需要的基板表面的50％。
较佳者，本发明所述的半导体电路为一非挥发性的内存电路，其中一数字信息项目在每一情况中可以储存于所述的第二源极/漏极电极的每一个角落区域。当使用一镜像比特技术时，另一个数字讯息项目在每一情况下可以额外地经由每一延伸到所述的第二源极/漏极电极的反向信道而储存于邻近于所述的第二源极/漏极电极的一源极/漏极电极的一角落区域上。
在一替代的实施例中，所述的半导体电路可以是一逻辑副电路，其中所述的第一、第二、及第五源极/漏极电极以及所述的两个导线形成两个串行连接的逻辑晶体管。
其它更复杂的逻辑电路可以经由形成于导线的晶体管所形成的二维网络的协助而加以实施。
在下面的说明中，本发明经由下列图1到图10的较佳具体实施例来进一步说明，其中图1表示根据本发明的一种包含晶体管的半导体电路的截面图；图2表示根据图1的半导体电路的俯视图；图3及图4表示根据图1的半导体电路的一电接触装置的不同实施例；图5及图6表示本发明的一种包含源极/漏极电极的另一较佳具体实施例；图7及图8表示传统的一种半导体的路以及根据本发明的一种半导体电路的图式说明；以及图9及图10表示特定逻辑电路的电路图，其中每一实施例的电路图可以经由传统的半导体电路或者是根据本发明的半导体电路来实施。
具体实施例方式
图1表示一晶体管10，其包含一第一与一第二源极/漏极电极1、2形成于一半导体基板20上。在所述的两个电极1、2间，在所述的半导体基板20上具有一导线11，所述的导线11在所述晶体管10的区域内即形成栅极电极7。在所述的导线11以及所述半导体基板20之间，一低层氧化层14上同时形成该晶体管的栅极介电层、一电荷储存层13以及一上层氧化层15。所述的电荷储存层13在空间上结合经过栅极氧化层14而弹射进入所述的电荷储存层的电荷Q1、Q2，经由这样，数字信息项目得以透过区域上结合的电荷量Q1、Q2而储存。
如图2的俯视图知所示，所述的第一与第二源极/漏极电极1、2在所述的导线11范围的方向，也就是如图中所示的x方向上相互偏移。在所述的x方向上，所述的第一电极1的基本区域G具有一宽度d。在一传统的晶体管中，所述的第二电极也将排列在沿着所述的导线11偏移d宽度的位置上。根据本发明，尽管所述的第二电极2相对于所述的第1电极1在x方向上偏移，较佳者即准确地偏移了d距离。因此，所述的晶体管信道K1并没有完全地形成于所述的电极1、2的两个相对边缘区域，而只是连接于所述的第一电极1的一角落区域1a以及所述的第二电极2的一角落区域2a。因此，形成这些相互面对的角落区域1a、2a之间的信道相较于传统的晶体管信道是最狭窄的而且只区需要较少的基板面积。
图3表示根据本发明的一种nMOS(金属氧化物半导体)架构的晶体管可能的电路，其中所述的反向信道K1中包含从所述的第一源极/漏极电极1到所述的第二源极/漏极电极2的电子流，其中所述的第二源极/漏极电极2相对于所述的第一源极/漏极电极1具有一正向偏压+V，而所述的第一源极/漏极电极1则连接到接地电动势0。因此，所述的反向信道K1的电子将随着图中所示的方向而加速，而且经由散射，穿过所述的栅极氧化层而进入所述的电荷储存层，其中散射进入的电子在空间上将结合而形成电荷量Q2。如图3所示，所述的第荷量Q2位于所述的电荷储存层中邻近所述的第二源极/漏极电极2的角落区域2a的位置上。
在如图4所示的电路中，原先图3中所示的nMOS架构晶体管中，所述的第一源极/漏极电极1相对于所述的第二源极/漏极电极2具有正向偏压+V，以使得所述信道内的电子向第一电极的方向加速并且由于散射进入所数的电荷储存中的电子而在邻近所述的第一电极1的角落区域1a的位置上储存成电荷量Q1。因此，根据晶体管电流的方向，每一情况中的电荷因此可以储存于第一或第二源极/漏极电极1、2的角落1a、2a。而且，只有两个角落区域1a、2a与所述的反向信道有关。
如图5所示，其进一步说明反向信道K2、K3可能形成于具有一第三与第四源极/漏极电极3、4的导线11上。所述的这些电极交替地排列在所述的导线11的相对两侧。如图5所示，一反向信道K2形成于所述的第二电极2的一角落区域2b以及其相对的一第三源极/漏极电极3的一角落区域3a之间。同样的，另一反向信道K3延伸介于所述的第三与一第四源极/漏极电极3、4的角落区域3b与4a之间。一此类推，其它的源极/漏极电极也可以排列于所述的导线11的两侧而且其它的晶体管信道也可以排列于每一源极/漏极电极之间。
由于这个形成于所述的导线11相对两侧的源极/漏极电极的其它角落区域也可以用来形成其它晶体管信道。因此，如图6所示，除了所述的导线11以外，隔着所述的第二源极/漏极电极2更排列着另一个导线16。所述的另一导线16与前述的导线11以相同的方式来排列，而且在其两侧分别连接着第二、第四以及第五、第六源极/漏板电极2、4、5及6，所述的四个源极/漏极电极也沿着所述的导线16的方向而彼此相互偏移与交替排列在所述另一个导线16的左右两侧。经由这样，两个两一个反向信道K5、K6分别从所述的第二电极2的角落区域2c与2d之间连接到所述的第五源极/漏极电极5的一角落区域5a与所述的第六源极/漏极电极6的一角落区域6a之间。经由这样，两个另一个数字信息项目可以经由在所述的另一导线16上的角落区域2c、2d中散射进入对应的电荷储存层的电荷量而储存。根据本发明的构想，如图中所示的半导体电路上的所有晶体管也可以在没有电荷储存层的情况下形成，也就是说，只有一栅极介电层14介于所述的栅极电极与所述的半导体基板20之间，其中这样的晶体管可以用来作为一逻辑晶体管或者是任何其它电路的晶体管。在这样的情况下，图中所示的电荷量Q1到Q6都将省略。
图7表示一传统的半导体电路的俯视图，其中所述的半导体电路可以是，例如，一逻辑副电路。如图中所示，三个导线G1、G2、G3用来作为栅极电极。在所述的导线间，如图中所示两列的源极/漏极区域1、2、5、7分别排列于所述的导线G1、G2、G3之间。在图7中所示的传统半导体电路中，所述的这些源极/漏极电极并没有彼此相互偏移排列。如图中所示，排列在电荷储存层中、沿着整个源极/漏极区域的边缘排列而且以圆圈来表示的电荷Q表示电荷量。因此，一反向信道占去了一源极/漏极区域范围方向上的整个宽度，如图中的导线G2所示。如图7中所示，所述的半导体电路表示一NAND栅的一部份电路，其中三个晶体管沿着图中所示的铅直箭头的方向彼此串行连接。如果一栅极电压施加于如图中所示的每一晶体管上时，一电路只可以流经这三个晶体管的这个串行电路，例如具有栅极电极G2的中间的晶体管沿着如图中所示的水平箭头施予一栅极电压。
图8表示根据本发明的一半导体电路，其中前述图7中所述的副电路，可以经由源极/漏极电极间沿着导线方向相互偏移而实现本发明的构想。如图8图中所示，所述的三个导线G1、G2、G3以及多个源极/漏极电极1、2、3、4、5、6、7，举例来说，第一、第二、第三、第四、第五、第六及第七源极/漏极电极可以连接成使三个晶体管沿着如图8中的箭头方向串行连接。尤其是，所述的第一与第二源极/漏极电极1、2以及所述的导线G1形成一第一晶体管T，而所述的第二与第五源极/漏极电极2、5结合所述的第二导线G2形成一第二晶体管T’。所述的电路以如图7所示的相同方式来操作但却能以与其它电路组件更加致密的排列方式来实施。尤其是，图8表示以源极/漏极电极的角落区域的圆圈来表示的其它反向信道可能的起始点与结束位置。相较于图7中，图8中所示的这些反向信道的起始与结束区域将排列的更致密。
如图7及图8所示的电路表示一NAND栅的副电路。图9及图10则表示这样一个电路的完整电路图。在每一例子中，三个连接共享栅极电极G1、G2、G3的n信道晶体管N以及其它的p信道晶体管P分别图式说明于图9及图10中，其中每一例子中的副电路S对应于图7与图8中的电路。所述的三个n信道晶体管N是串行连接并且连接到一信号输出A。假如只有这三个晶体管其中之一没有为导体，连接于相同栅极线路上的p信道晶体管连接所述的信号输出A的电动势到一操作电压Vdd。假如所有的三个n信道晶体管都为导体，所述的信号输出A则为接地。如图10所示的电路，其中所述的信号输出首先透过p信道晶体管P连接到操作电压并且随着将晶体管P关闭，这样的电路可能的栅极电压施加到栅极线路G1、G2、G3以为视情况需要而依序使所述的信号输出A接地，因而具有相同的切换特性。
经由使用本发明的构想，任何其它类型的逻辑副电路可以被产生。因此，致密地排列反向信道的好处可以经由本发明的构想而实现，特别是，在储存电路中，信息项目得以在晶体管的电荷储存层中或其它结构中储存。
图标说明1 第一源极/漏极电极2 第二源极/漏极电极20 半导体基板10 晶体管11 导线7 栅极电极14 底层氧化层13 电荷储存装置15 上层氧化层Q1、Q2 电荷d 宽度G 基板区域x 第一方向1a 角落区域2a 角落区域K1 晶体管反向信道3a 角落区域3b 角落区域4a 角落区域3 第三源极/漏极电极4 第四源极/漏极电极K2 晶体管反向信道K3 晶体管反向信道5 第五源极/漏极电极6 第六源极/漏极电极5a 角落区域6a 角落区域Q3、Q5、Q6 电荷16 导线K5 晶体管反向信道K6 晶体管反向信道
2d 角落区域2c 角落区域G1、G2、G3 导线S 副电路T、T’ 逻辑晶体管P p信道晶体管A 信号输出N n信道晶体管
权利要求
1.一种集成半导体电路，其包含一晶体管(10)以及一导线(11)，其中-所述的晶体管(10)具有一第一与一第二源极/漏极电极以及一栅极电极(7)，所述第一与第二源极/漏极是排列在一半导体基板上(20)；-所述的导线(11)经由一栅极介电层(14)而与所述的半导体基板(20)电绝缘，并且所述的栅极电极(7)是形成在所述的晶体管(10)区域上；-所述的导线(11)沿着所述的晶体管(10)区域上的一第一方向(x)延伸；-所述的第二源极/漏极电极(2)排列成与所述的第一源极/漏极电极(1)在所述的第一方向(x)上相互偏移；以及-所述的晶体管(10)在所述的栅极电极(7)与所述的半导体基板(20)间具有一电荷储存层(13)，其中，在所述电荷储存层(13)中的电子电荷(Q1、Q2)是局部结合的。
2.如权利要求1所述的半导体电路，其特征在于所述的第二源极/漏极电极(2)与所述的第一源极/漏极电极(1)在所述的第一方向(x)上偏移一个对应于所述的第一源极/漏极电极(1)宽度的距离(d)。
3.如权利要求1或2所述的半导体电路，其特征在于所述的第一与第二源极/漏极电极(1、2)在所述的半导体基板(20)上具有一长方形的基板区域(G)，而且所述的晶体管(10)形成一反向信道(K1)，所述反向信道(K1)是延伸于与所述第二源极/漏极电极(2)相对的第一源极/漏极电极(1)的一角落区域(1a)以及与所述第一源极/漏极电极(1)相对的第二源极/漏极电极(2)的一角落区域(2a)间。
4.如权利要求1-3任一所述的半导体电路，其特征在于所述的晶体管(10)是在与所述第二源极/漏极电极(2)相对的第一源极/漏极电极(1)的所述角落区域(1a)及/或与所述的第一源极/漏极电极(1)相对的第二源极/漏极电极(1)的所述角落区域(2a)的所述的电荷储存层(13)中特定地储存所述的电子电荷(Q1、Q2)。
5.如权利要求1-4任一所述的半导体电路，其特征在于所述的第一与第二源极/漏极电极(1、2)可相对于彼此而施以正电性偏压或负电性偏压。
6.如权利要求3-5任一所述的半导体电路，其特征在于所述半导体电路具有一第三源极/漏极电极(3)，其排列在与所述的第一源极/漏极电极(1)的相同侧边的所述的导线(11)上，并且排列成与所述的第二源极/漏极电极(2)在所述的第一方向(x)上相互偏移。
7.如权利要求6所述的半导体电路，其特征在于所述半导体电路具有一第四源极/漏极电极(4)，其排列在与所述的第二源极/漏极电极(2)的相同侧边的所述的导线(11)上，并且排列成与所述的第三源极/漏极电极(3)在所述的第一方向(x)上相互偏移。
8.如权利要求4-7任一所述的半导体电路，其特征在于所述的电荷储存层(13)是一氮化物层，其两侧边由电绝缘层(14、15)包围。
9.如权利要求1-8任一所述的半导体电路，其特征在于所述的半导体电路在与所述的第二源极/漏极电极(2)相邻处具有另一导线(16)与一第五源极/漏极电极(5)，所述另一导线(16)与所述的导线(11)相互平行，且所述的第五源极/漏极电极(5)是排列在所述的另一导线(16)与所述的第二源极/漏极电极(2)相反的侧边上，并且排列成与所述的第二源极/漏极电极(2)在所述的第一方向(x)上相互偏移。
10.如权利要求9所述的半导体电路，其特征为在于所述半导体电路具有一第六源极/漏极电极(6)，所述第六源极/漏极电极(6)位于与所述的第二源极/漏极电极(2)的一角落区域(2d)相对的侧边上，以使得在所述的第一、第三、第五以及第六源极/漏极电极(1、3、5、6)的协助下，可形成高达四条反向信道(K1、K2、K5、K6)而且每一条反向信道(K1、K2、K5、K6)分别延伸到所述的第二源极/漏极电极(2)的不同角落(2a、2b、2c、2d)。
11.如权利要求1-10任一所述的半导体电路，其特征为所述的半导体电路为一非挥发性内存电路，其中数字信息项目(Q2、Q3、Q5、Q6)可以分别储存于所述的第二源极/漏极电极(2)的不同角落(2a、2b、2c、2d)。
12.如权利要求9或10所述的半导体电路，其特征在于所述的半导体电路为一逻辑副电路，其中所述的第一、第二以及第五源极/漏极电极(1、2、5)以及两个导线(11、16)形成两个串行连接的逻辑晶体管(T、T’)。
全文摘要
本发明与一种包含一晶体管与一导线(11)的集成半导体电路有关。所述的晶体管包含一第一与一第二源极/漏极电极(1、2)以及一栅极电极，所述的导线(11)与一半导体基板相互电绝缘并且在所述的晶体管的区域上形成所述的栅极电极，而且所述的导线(11)在所述的晶体管区域上沿着一第一方向(x)延伸。根据本发明，所述的第二源极/漏极电极(2)排列成在所述的第一方向(x)上与所述的第一源极/漏极电极(1)相互偏移。因此，所形成的晶体管具有一反向信道(K1)，其延伸于所述的第一与第二源极/漏极电极上彼此相互面对的两个角落区域(1a、2a)间，亦即具有此传统的晶体管更狭窄的信道，其可制造更紧密的半导体电路。
文档编号H01L21/8247GK1757113SQ200480005541
公开日2006年4月5日 申请日期2004年3月1日 优先权日2003年2月28日
发明者J·沃尔拉斯 申请人:因芬尼昂技术股份公司