专利名称：具有窗的球栅阵列基板及其制造方法
技术领域：
本发明一般而言涉及球栅阵列基板及其制造方法，更具体地，涉及具有窗的球栅阵列基板，其中窗被形成在芯材料上而不是使用薄芯材料，且其中半导体芯片被安装在其上，由此减小了封装的厚度；以及其制造方法。
背景技术：
根据近来半导体芯片朝着轻，薄，短和小型化封装的趋势，半导体芯片封装的厚度已被逐渐减小。此外，亦需要减小其上安装半导体芯片的球栅阵列基板的厚度。
已被开发以满足高度集成电路芯片和多引脚需要的球栅阵列封装属于SMT-型封装(表面安装技术)，其包括多个传导性球，例如焊球，其以预定形式被设置在主板的下侧上以被安装在该主板上。
在上述的球栅阵列中，球栅阵列基板上的焊球被电性地附着于印刷电路板的传导性连接图案以实现安装。球栅阵列是SMT-型封装，其中焊球，而不是导线，被排列在印刷电路板的背面上。球栅阵列是半导体芯片，其中高度集成电路(LSI)芯片被安装在印刷电路板的表面上，且所得到的板使用模制树脂或罐(pot)来密封，并被放入具有200或者更多的引脚的多引脚LSI的封装。这也被叫做PAC(pad array carrier，垫阵列载体)，优点在于可以将封装的主体制造成使该主体比QFP(quad flat package，方扁形封装)小，QFP被提供有从其四侧伸出的L形导线引脚。
因此，对于近来的半导体芯片被堆叠在其上的封装，如MCM(multi-chip package，多芯片封装)和SIP(system in package，封装中系统)，薄芯材料被用于使球栅阵列基板是薄的。
图1a到1j为截面图，示出了根据常规技术的第一实施例的球栅阵列基板的制造。
如图1a所示，包括绝缘树脂层101和在该绝缘树脂层两侧上的铜箔102a，102b的敷铜层压板(copper clad laminate，CCL)，被准备为基板100。
如图1b所示，通孔(A)被形成以使基板100的上和下铜箔102a，102b的电路彼此连接。
如图1c所示，镀铜层103a，103b被形成在基板100的上和下铜箔102a，102b上和通孔(A)的壁上，以电性连接通孔(A)。
如图1d所示，干膜104a，104b被成层于基板100的上和下镀铜层103a，103b上。
如图1e所示，具有预定图案的干膜104a，104b被曝光和显影。该预定图案包括电路图案，通孔(A)的着落区(land)，线接合垫(wire bondingpad)图案，和焊球垫图案。
如图1f所示，具有预定图案的干膜104a，104b被用作抗蚀剂，基板100被浸在蚀刻剂中，由此蚀刻上和下铜箔102a，102b和镀铜层103a，130b的部分以去除它们，所述部分在位置上不对应于干膜104a，104b的预定图案。
如图1g所示，干膜104a，104b从基板100的上和下侧被剥离，从而被去除。
如图1h所示，阻焊剂105a，105b被应用在基板100上，然后经历伪干燥(pseudo-drying)过程。
如图1i所示，上和下阻焊剂105a，105b被曝光和显影以固化阻焊剂105a，105b的部分，所述部分位于对应于阻焊剂图案的区域中。随后，阻焊剂的未固化部分被去除，以图案化阻焊105a，105b。
如图1j所示，镀金层106a被形成在线接合垫上，其具有对应于基板100的上阻焊剂105a的开口(B)的位置，并且镀金层106b被形成在焊球垫上，其具有对应于基板100的下阻焊剂105b的开口(C)的位置。
图2为根据图1a到1j的程序而制造的产品的截面图，其中半导体芯片被安装在球栅阵列板上。
如图2所示，在使用粘合剂210安装半导体芯片220并且形成线接合(wire bond)230和焊球240之后，模件250被形成，由此制成了其中半导体芯片被安装在球栅阵列封装基板上的产品。
上述球栅阵列基板的制造被公开在韩国专利No.344,618中，其由本发明的申请人在1999年12月15日提交。
以上常规技术的缺点在于封装是厚的。
此外，该常规技术的问题在于由于采用薄芯材料，需要投资来移动该薄芯材料。
该常规技术的问题也在于在封装组装过程中，需要载体来处理该薄材料。
图3示出了根据该常规技术的第二实施例的产品，其中半导体芯片被安装在球栅阵列基板上。
如图3所示，在通过基板300而形成洞之后，半导体芯片305被安装在该洞中，在所述基板中，电路图案304被形成在绝缘体301的两侧上。随后，通过线接合303将线接合垫连接到半导体芯片，而焊球302被安装在焊球垫上。最后，该球栅阵列基板被封装，由此制成该产品。
上述球栅阵列基板的制造被公开在美国专利No.5,696,666中。
上面常规技术的问题在于由半导体芯片305产生的热仅通过线接合303散发，而不是通过没有热传导性的绝缘体301，故热辐射是低的。
发明内容
因此，紧记发生在现有技术中的上面缺点而进行了本发明，且本发明的目的是提供一种具有窗的球栅阵列基板，其中窗被形成在芯材料上而不是使用薄芯材料，且半导体芯片被安装在其上，由此减小了封装的厚度；以及其制造方法。
本发明的以上目的可通过一种提供球栅阵列基板来完成。该球栅阵列基板包含第一外部层，其包括第一电路图案，线接合垫图案，和在尺寸上对应于安装在其中的第一芯片的窗，且在其中该芯片被线接合到线接合垫图案；第二外部层，其包括第二电路图案，在位置上对应于第一外部层的窗的部分，和焊球垫图案，且在其中第二芯片被安装在该焊球垫图案上；绝缘层，其被插入在第一与第二外部层之间，并且窗通过该绝缘层而形成在对应于第一外部层的窗的位置处。
此外，本发明提供一种制造球栅阵列基板的方法。该方法包含(A)提供包括第一外部层，第二外部层和插在第一与第二外部层之间的绝缘层的基板；(B)通过第一外部层和绝缘层而形成窗；(C)在第一外部层上形成第一图案，其包括第一电路和线接合垫图案，并在第二外部层上形成第二图案，其包括第二电路和焊球垫图案；(D)在阻焊剂被应用在第一和第二外部层之后，形成具有对应于线接合垫图案和焊球垫图案的开口的阻焊剂图案；以及(E)对第一外部层的线接合垫图案，第二外部层的焊球垫图案，窗，第二外部层的第二电路图案镀金。
根据结合附图进行的以下详细描述，本发明的上面和其他目的，特征和其他优点将被更清晰地理解，在附图中图1a到1j为截面图，示出了根据常规技术的第一实施例的球栅阵列基板的制造；图2为根据图1a到1j的程序制造的产品的截面图，其中半导体芯片被安装在球栅阵列封装基板上；图3示出了根据常规技术的第二实施例的产品，其中半导体芯片被安装在球栅阵列基板上；图4a到4c为根据本发明的具有窗的球栅阵列基板的截面图；并且图5a到5m为截面图，示出了根据本发明的具有窗的球栅阵列基板的制造。
具体实施例方式
下文中将参照附图来给出对本发明的详细描述。
图4a到4c为根据本发明的球栅阵列基板的截面图。
在图4a中，根据本发明的球栅阵列基板被提供有绝缘层501和通孔E，用于通过它来电性连接绝缘层的上和下侧。此外，绝缘层501的上侧包括电路图案503a和线接合垫图案，且绝缘层501的下侧包括电路图案503b和焊球垫图案。
该球栅阵列基板也被提供有阻焊层505a，505b，其分别形成在绝缘层501的上和下侧，且在位置上对应于线接合垫图案和焊球垫图案的其部分具有开口。该球栅阵列基板进一步被提供有在绝缘层501中且穿过该绝缘层501上侧的窗图案(D)。
就此而言，绝缘层501由没有内部层的基板500构成。然而，具有如2-，4-，6-，或8-层结构的多层结构的基板也可被采用。窗(D)可通过使用冲压机，钻头等来形成。
此外，窗(D)的侧壁的镀金层506a通过无电镀金和电解镀金形成，半导体芯片610被直接安装在窗(D)的镀金层506a上，且镀金层506b被层压在绝缘层501的下侧上。
同样地，侧壁的镀金层506b也通过无电镀金和电解镀金形成，且窗(D)被形成以在其中安装半导体芯片610，由此减小了封装的厚度。该结构特征用来减小封装的厚度和增加散热。
图4b示出了常规基板，以及根据本发明的具有窗的球栅阵列基板的多芯片堆叠。
本发明的球栅阵列基板被提供有绝缘层1501，和通孔(H)，用于通过它来电性连接绝缘层的上和下侧。此外，绝缘层1501的上侧包括电路图案1503a和线接合垫图案，且绝缘层1501的下侧包括电路图案1503b和焊球垫图案。
该球栅阵列基板也被提供有阻焊层1505a，1505b，其分别形成在绝缘层1501的上和下侧上，且在位置上对应于线接合垫图案和焊球垫图案的其部分具有开口。该球栅阵列基板进一步被提供有在绝缘层1501中且穿过该绝缘层1501上侧的窗图案(F)。
同样地，多个半导体芯片1610也被安装在窗(F)上。
在球栅阵列基板被形成之后，通过使用粘合剂将多个半导体芯片1610安装在被形成于窗图案(F)上的镀金层1506a上，以形成多芯片堆叠。该半导体芯片1610通过线接合1620连接到线接合垫。
从半导体芯片1610产生的热通过线接合1620，窗图案(F)上的镀金层1506a和绝缘层1501下侧上的镀金层1506b散发。
该结构特征用来减小封装的厚度并增加散热。
图4c示出了常规基板，以及根据本发明的具有窗(G)的球栅阵列基板的多封装堆叠。
本发明的球栅阵列基板被提供有绝缘层2501和通孔(I)，用于通过它来电性连接绝缘层的上和下侧。此外，绝缘层2501的上侧包括电路图案2503a和线接合垫图案，且绝缘层2501的下侧包括电路图案2503b和焊球垫图案。
该球栅阵列基板也被提供有阻焊层2505a，2505b，其分别形成在绝缘层2501的上和下侧，且在位置上对应于线接合垫图案和焊球垫图案的其部分具有开口。该球栅阵列基板进一步被提供有在绝缘层2501中且穿过该绝缘层2501上侧的窗图案(G)。
此外，附加的多个基板被层压在上述基板上。
在该情况中，三个球栅阵列基板被形成，然后被层压。第一基板包括多个焊球2630，而第二和第三基板被连接到焊球2630和被形成在绝缘层2501上侧的电路图案2503a上的镀金层2506a。该结构特征用于减小封装的厚度和增加散热。
此外，当基板被封装时，模件2640每个都具有比焊球2630中的每个的直径小的厚度。如上所述，多封装堆叠被形成以制成高密度CSP产品。
图5a到5m为截面图，示出了根据本发明的具有窗的球栅阵列基板的制造。
如图5a所示，作为基板500的敷铜层压板被准备，其中铜箔502被层压在绝缘树脂层501的上侧，且通过使用粘合剂，保护膜20被安装在绝缘树脂层的下侧上。
就此而言，敷铜层压板可被分类为玻璃/环氧树脂敷铜层压板，耐热树脂敷铜层压板，纸/酚敷铜层压板，高频敷铜层压板，柔性敷铜层压板(聚酰亚胺膜)，和复合敷铜层压板，这取决于应用。然而，在制造双面和多层PCB的过程中常常采用玻璃/环氧树脂敷铜层压板。
这种情况下，基板500不具有内部层，但是根据目的或者应用，具有多个内部层的基板可被使用，如2，4，或者6个内部层。
下一步，如图5b所示，窗(D)被形成。
在该阶段，窗(D)是通过使用冲压机或者钻头来形成的。
随后，如图5c所示，用于保护粘合剂10的保护膜20被去除。
接下来，如图5d所示，铜箔502b被附着于粘合剂10。
下文中，粘合剂未在图中示出。
之后，如图5e所示，通孔(E)被形成以使作为内部芯材料的敷铜层压板的上和下侧相互电性连接。
优选的是通过使用CNC钻(计算机数值控制钻)或者激光钻在预定的位置处形成通孔(E)。
使用CNC钻适合于形成双面PCB的通孔或者多层PCB的穿孔。在使用CNC钻形成通孔(E)之后，优选的是进行去毛刺过程以从铜箔502a，502b去除在钻孔过程中产生的毛刺，和附着于通孔(E)的壁和铜箔502a，502b表面的粉尘。此时，铜箔502a，502b的表面变得粗糙，由此在随后的镀铜过程中提高铜对铜箔的粘合强度。
使用激光适合于形成穿过多层PCB的微通孔。就此而言，有可能通过使用YAG激光(钇铝石榴石激光)同时处理铜箔502a，502b和绝缘层501，或者有可能在将要穿过其形成通孔(E)的铜箔502a，502b的部分被蚀刻后，使用二氧化碳激光(CO2激光)来处理绝缘层501。
同时，在通孔(E)形成之后，优选的是进行去污过程以去除污物，该污物通过由于在形成通孔的过程中产生的热而导致熔化绝缘层501而形成在通孔(E)的壁上。
随后，如图5f所示，基板500的表面，通孔(E)的壁，以及窗(D)的壁经历无电镀和电解镀过程以形成用于电性连接的镀铜层503a，503b。
由于基板500的通孔(E)的壁每个都包括绝缘树脂层501，不可能在形成通孔(E)之后立即进行电解镀铜过程。
因此，无电镀铜过程被实施以通孔(E)相互电性连接并使电解镀铜过程成为可能。由于无电镀铜过程是镀绝缘体的过程，难以预期由带电离子引起的反应。无电镀铜过程通过沉积反应完成，且该沉积反应由催化剂促进。催化剂必须被附着在将要被镀的材料的表面，从而分离铜与镀液以将铜沉积在所述材料上。这意味着无电镀铜过程需要许多预处理步骤。
例如，无电镀铜过程可包括去油脂步骤，软蚀刻步骤，预催化剂处理步骤，催化剂处理步骤，加速步骤，无电镀铜步骤，以及防氧化步骤。
在去油脂步骤中，通过使用包含酸性或者碱性表面活性剂的化学药品，将氧化物，杂质，并且特别是油和脂从上和下铜箔502a，502b的表面去除，并且所得到的铜箔被清洗以完全去除其上的表面活性剂。
软蚀刻步骤使上和下铜箔502a，502b的表面略微粗糙(例如，约1-2μm的粗糙度)以在镀过程中将铜粒子均匀地沉积在铜箔上，且把在去油脂步骤中未去除的污物从铜箔去除。
在预催化剂处理步骤，基板500被浸在稀释的第一包含催化剂的化学药品溶液中以防止在催化剂处理步骤中使用的第二包含催化剂的化学药品溶液被污染，且防止第二包含催化剂的化学药品溶液的浓度变化。此外，由于在用第二化学药品溶液处理基板之前，基板500被预先浸在与第二化学药品溶液具有相同组分的第一化学药品溶液中，因此使用催化剂对基板的处理被较为有效地完成。此时，优选的是在预催化剂处理步骤中使用1-3％的化学药品浓度。
在催化剂处理步骤中，催化剂粒子被应用在基板500的铜箔502a，502b和绝缘树脂层501(即通孔(E)的壁)。优选地，催化剂粒子以Pd-Sn化合物为例子，且从Pd-Sn化合物中离解出来的Pd2-结合镀在基板上的Cu2+促进对基板的镀。
在无电镀铜步骤中，优选的是镀液包含CuSO4，HCHO，NaOH，及稳定剂。重要的是控制镀液的成分，这是因为构成基板镀过程的化学反应必须维持平衡状态以连续进行镀过程。为了理想地维持镀液的成分，有必要适当地补充构成镀液的每种组分，机械搅动镀液，并且平稳地操作镀液的循环系统。此外，有必要使用过滤设备来去除反应产生的副产物，并且使用过滤设备去除副产物有助于延长镀液的寿命。
在防氧化步骤中，防氧化层被成层于铜箔上以防止由无电镀铜步骤之后剩余的碱性组分对铜箔的氧化。
可是，由于无电镀铜层通常具有比电解镀铜层差的物理特性，因此无电镀铜层被薄薄地形成。
可替换的是，无电镀铜层的形成可通过溅射过程来实现，其中由等离子体等产生的气体离子粒子(例如，Ar+)与铜靶碰撞以在绝缘层501，通孔(E)的壁和着落区上形成无电镀铜层。
在无电镀铜过程完成之后，基板500被浸入镀铜槽，然后使用D.C.整流器来实施电解镀铜过程。优选地，电解镀铜过程被这样实施在计算要被镀的面积之后，适当量的电被施加到D.C.整流器以实现铜的沉积。
电解镀铜过程的优点在于电解镀铜层的物理特性优于无电镀铜层，且易于形成厚的镀铜层。
接下来，如图5g所示，干膜504a，504b被应用在基板500的上和下镀铜层503a，503b上。
干膜504a，504b的每个都由三个膜组成覆盖膜，光阻膜，和Mylar膜。这三个膜中，光阻膜基本上被用作阻止层。
其上印有预定图案的干膜504a，504b然后被曝光和显影以被图案化。
该图案包括电路图案，通孔(E)的着落区，线接合垫图案，焊球垫图案，和窗图案。
在将其上印有预定图案的原图膜(artwork film)安装在干膜504a，504b上之后，照射紫外线以曝光和显影干膜504a，504b。在该阶段，紫外线没有透过每个原图膜对应于图案的黑部分，但透过该原图膜未印有图案的剩余部分，以固化原图膜下的干膜。其上安装有固化干膜504a，504b的基板被浸在显影液中以去除干膜504a，504b的未固化部分。在这一点上，干膜504a，504b的剩余固化部分形成抗蚀剂图案。就此而言，显影液的实例包括碳酸钠(Na2CO3)水溶液和碳酸钾(K2CO3)水溶液。
如图5h所示，图案化的干膜504a，504b被用作抗蚀剂，并且蚀刻剂被喷洒在基板500上以蚀刻在位置上不对应于干膜图案的上和下铜箔502a，502b和镀铜层503a，503b的部分，并由此去除它们。
随后，如图5i所示，干膜504a，504b被从基板500的上和下侧剥去，并由此被去除。
剥离液，如氢氧化钠(NaOH)或者氢氧化钾(KOH)，被用于去除干膜504a，504b。
在图5g到5i的程序中，干膜504a，504b被用作抗蚀剂，但是，可替换地，光敏液体可被用作抗蚀剂。
在光敏液体被用作抗蚀剂的情况中，要被曝光在紫外线下的光敏液体被应用在基板110上的镀铜层503a，503b上，然后被干燥。随后，经干燥的光敏材料被用图案化的原图膜进行曝光和显影以被图案化。接下来，图案化的光敏材料被用作抗蚀剂，且蚀刻剂被喷洒在基板500上，以蚀刻在位置上不对应于光敏材料图案的上和下铜箔502a，502b和镀铜层503a，503b的部分，并由此去除它们。随后，光敏材料被去除。光敏液体的应用过程的实例包括浸涂过程，滚涂过程和电沉积过程。
相比较于干膜504a，504b的使用，光敏液体的使用可致使形成较薄的层，并因此，其优点在于有可能形成较精细的电路图案。另一个优点是当基板500的表面不平时，有可能使该表面平坦。
接下来，如图5j所示，阻焊剂505a，505b被应用且然后经历伪干燥过程。
如果电路图案被形成在铜箔502a，502b和镀铜层503a，503b上的基板500被指印，油和粉尘弄脏，阻焊剂505a，505b可能不完全地粘附于基板500。因此，在阻焊剂505a，505b被应用之前，优选的是清洗基板的表面并且进行预处理以使基板的表面不平以提高阻焊剂505a，505b与基板500之间的粘附强度。
阻焊剂505a，505b的应用过程的实例包括丝网印刷过程，辊涂过程，幕涂过程，和喷涂过程。
丝网印刷过程是将阻焊剂图案直接印刷的过程。在辊涂过程中，阻焊墨被薄薄地施加于橡胶辊上，然后被成层于基板上，该阻焊墨具有比在丝网印刷过程中所用的低的粘性。
此外，在幕涂过程中，比在辊涂过程中所用的粘性更低的阻焊墨被采用。喷涂过程是喷洒阻止墨以实现涂敷的过程。
在将其上印有阻焊剂图案的原图膜安装在基板500的上和下阻焊剂505a，505b上之后，阻焊剂505a，505b被曝光并显影以固化在位置上对应于阻焊剂图案的阻焊剂505a，505b的部分。
在曝光过程中，紫外线不透过每个原图膜上印有阻焊剂图案的黑部分，但透过原图膜上未印有阻焊剂图案的剩余部分，以固化阻焊剂505a，505b。
随后，如图5k所示，在原图膜被去除之后，阻焊剂505a，505b的未固化部分在显影过程中被去除以图案化阻焊剂。紫外射线被照射以固化阻焊剂，且阻焊剂505a，505b通过使用干燥物(未示出)而完全固化。
在阻焊剂505a，505b从基板500被去除之后，优选的是进一步进行使用等离子体将残留的阻焊剂505a，505b和杂质去除的过程。
随后，如图51所示，镀金层506a，506b形成在基板500的焊球垫图案，线接合垫图案，窗图案，以及下部图案上。
在此之后，不可能立即进行电解镀金过程，这是因为基板500的一部分由绝缘树脂层501组成。
因此，无电镀金过程被实施以实现绝缘树脂层501的电性连接并实现电解镀金过程。因为无电镀金过程是镀绝缘体的过程，难以预期带电离子引起的反应。
例如，无电镀金层的形成可通过溅射过程来实现，其中由等离子体等导致的气体离子粒子(例如，Ar+)与金靶碰撞以在绝缘层501和窗上形成无电镀金层。
在无电镀金过程完成之后，基板500被浸入镀金槽，然后使用D.C.整流器来进行电解镀金过程以形成镀金层506a，506b。优选地，电解镀金过程被这样进行在计算要被镀的区域之后，适当量的电被施加到D.C.整流器以实现金的沉积。
此外，为了提高金的粘合强度，优选地在薄薄地镀镍之后形成镀金层506a，506b。
如图5m所示，然后通过使用刳刨机(router)或者动力压力机(powerpress)来构造基板的外部结构。
接下来，在半导体芯片610被安装且线接合620和焊球630形成之后，模件640被形成，由此制成具有窗的球栅阵列基板。
本发明已以说明性的方式被描述，并且应理解，所用术语旨在具有描述而非限制的本质。根据以上所讲，本发明的许多修改和变化是可能的。因此，应理解，在所附权利要求的范围内，本发明可以不同于所具体描述的而被实践。
如上所述，根据本发明的具有窗的球栅阵列基板的优点在于窗被形成以在其中安装半导体芯片，由此减小了封装的厚度。
根据本发明的球栅阵列基板的另一个优点在于由于不需要薄芯板，不需为移动薄芯板而投资于新设备。
根据本发明的球栅阵列基板的又一个优点在于可以没有用于处理薄板的载体而实施封装组装过程。
根据本发明的球栅阵列基板的进一步优点在于由于侧壁镀而增加了金属散热区域。
权利要求
1.一种球栅阵列基板，包含第一外部层，其包括第一电路图案，线接合垫图案，和在尺寸上对应于安装在其中的第一芯片的窗，且其中所述芯片被线接合到所述线接合垫图案；第二外部层，其包括第二电路图案，在位置上对应于所述第一外部层的窗的部分，和焊球垫图案，且其中第二芯片被安装在所述焊球垫图案上；以及绝缘层，其被插入在所述第一与第二外部层之间，且窗通过它形成在对应于所述第一外部层的窗的位置处。
2.如权利要求1所述的球栅阵列基板，其中多个半导体芯片被安装在所述窗中。
3.如权利要求1所述的球栅阵列基板，其中所述球栅阵列基板与多个其它基板一起被层压。
4.如权利要求1到3中任何一个所述的球栅阵列基板，进一步包含第一镀层，其被形成在所述线接合垫图案上，所述焊球垫图案上，所述窗的壁上和所述第二外部层的第二电路图案上。
5.如权利要求4所述的球栅阵列基板，进一步包含第二镀层，其形成在所述线接合垫图案与镀金层之间，所述焊球垫图案与所述镀金层之间，所述窗与所述镀金层之间，以及所述第二外部层的第二电路图案之间。
6.一种制造球栅阵列基板的方法，包含(A)提供包括第一外部层，第二外部层和插入在所述第一与第二外部层之间的绝缘层的基板；(B)通过所述第一外部层和所述绝缘层而形成窗；(C)在所述第一外部层上形成第一图案，其包括第一电路和线接合垫图案，并且在所述第二外部层上形成第二图案，其包括第二电路和焊球垫图案；(D)在阻焊剂被应用在所述第一和第二外部层上之后，形成阻焊剂图案，其具有对应于所述线接合垫图案和所述焊球垫图案的开口；以及(E)对所述第一外部层的线接合垫图案，所述第二外部层的焊球垫图案，所述窗，以及所述第二外部层的第二电路图案镀金。
7.如权利要求6所述的方法，进一步包含(F)通过所述基板形成通孔；和(G)在所述步骤(A)之后，在所述基板的表面上和所述通孔的壁上形成镀铜层。
8.如权利要求6所述的方法，进一步包含(E)在所述线接合垫图案上和所述焊球垫图案上形成镀镍层；(F)在所述线接合垫图案和所述焊球垫图案的所述镀镍层上形成镀金层；以及(G)在所述步骤(D)之后，在所述焊球垫图案的所述镀金层上形成焊球，且在所述线接合垫图案的镀金层上形成线接合。
9.如权利要求6所述的方法，其中所述步骤(D)包含将抗蚀剂应用在所述第一和第二外部层的所述阻焊剂上，并对所述抗蚀剂进行曝光和显影以形成抗蚀剂图案，其具有在位置上对应于所述焊球垫图案和所述线接合垫图案的开口；以及去除所述抗蚀剂。
10.如权利要求9所述的方法，其中所述抗蚀剂的每个都为光敏材料。
11.如权利要求6所述的方法，其中所述绝缘层具有包括多层的内部层。
12.如权利要求6所述的方法，其中在步骤(A)中，所述基板包含使用粘合剂而附着在其下侧的保护膜，和形成在其上侧的铜箔。
全文摘要
公开了一种具有窗的球栅阵列基板，其中窗被形成在芯材料上而不是使用薄芯材料，且其中半导体芯片被安装在其上，由此减小了封装的厚度；以及其制造方法。所述球栅阵列基板包含第一外部层，该第一外部层包括第一电路图案，线接合垫图案，和在尺寸上对应于安装在其中的第一芯片的窗，且其中芯片被线接合到线接合垫图案。第二外部层包括第二电路图案，在位置上对应于第一外部层的窗的部分，和焊球垫图案。第二芯片被安装在焊球垫图案上。绝缘层被插入在第一与第二外部层之间。窗通过该绝缘层而形成在对应于第一外部层的窗的位置处。
文档编号H01L23/498GK1790684SQ20051005972
公开日2006年6月21日 申请日期2005年3月29日 优先权日2004年12月17日
发明者李宗辰 申请人:三星电机株式会社