专利名称：薄膜电晶体阵列基板的制造方法
技术领域：
本发明涉及一种薄膜电晶体阵列(Thin film transistor array，TFT阵列)基板的制造方法，且更特别地涉及一种可以减少光罩数的薄膜电晶体阵列基板的制造方法。
背景技术：
薄膜电晶体液晶显示器(TFT-LCD)主要由薄膜电晶体阵列(TFT阵列)基板、彩色滤光片(C.F.)阵列基板和液晶(L.C.)层所构成，其中薄膜电晶体阵列基板是由复数个以阵列排列的薄膜电晶体以及与每一薄膜电晶体对应配置的一像素电极(Pixel Electrode)而构成复数个像素结构。而上述的薄膜电晶体包括闸极、通道层、汲极与源极，其用来作为液晶显示像素单元的开关元件。
现有的薄膜电晶体阵列基板制造方法中，较常见的是五道光罩(微影蚀刻)制程。其中，第一道光罩制程是用来定义第一金属层，以形成扫描配线以及薄膜电晶体的闸极等构件。第二道光罩制程是定义出薄膜电晶体的通道层以及欧姆接触层。第三道光罩制程是用来定义出第二金属层，以形成资料配线以及薄膜电晶体的源极/汲极等构件。第四道光罩制程是用来将保护层图案化。而第五道光罩制程是用来将透明导电层图案化，而形成像素电极。
然而，随着薄膜电晶体液晶显示器朝大尺寸制作的发展趋势，而将会面临许多的问题，例如良率降低以及产能下降等等。因此若是能减少薄膜电晶体制程的使用光罩数，即降低薄膜电晶体元件制作的曝光工程次数，就可以减少制造时间，增加产能，进而降低制造成本。
在美国专利第6255130号揭露一种使用四道光罩制作薄膜电晶体的方法，请参考图1至图4。图1至图4为制作一薄膜电晶体液晶显示器的一薄膜电晶体的方法示意图。如图1所示，首先提供一玻璃基板10，且玻璃基板10上形成有一由铜(Cu)或铝(Al)等金属所构成的闸极12。接着在闸极12上依次形成一闸极绝缘层(gate insulatinglayer，GI layer)14、一非晶硅(amorphous silicon)层16与一金属层18，再进行半影式(Halftone)光罩曝光制程、或者光阻重流(Reflow)制程，在玻璃基板10上形成一包括有一凹槽形状(slit)22的光阻层(photoresist layer)20。其中，半影式光罩包括一完全曝光区、半曝光量区以及非曝光区，非曝光区对应于将形成较厚光阻的区域，而半曝光量区则对应于及形成凹陷部、较薄的光阻的区域。
如图2所示，接着先利用光阻层20，进行一第一蚀刻制程，以去除未被光阻层20所覆盖的金属层18与非晶硅层16，再对光阻层20进行一去光阻制程，完全移除凹槽22内的光阻层20，并同时降低残余的光阻层20的厚度。如图3所示，随后利用残余的光阻层20，透过凹槽22进行一第二蚀刻制程，去除未被光阻层20所覆盖的金属层18，以形成该薄膜电晶体的一源极24与一汲极26。
如图4所示，最后在移除光阻层20之后，在玻璃基底10上形成一由氧化硅或氮化硅所构成的保护层(passivation layer)28，以完成现有薄膜电晶体的制作。
以上所述为一应用半影光罩(Halftone)制程或者光阻重流(Reflow)制程以同时形成两种以上不同厚度的阶梯式光阻层，其若可应用在其它部分的制程上，应能再减少光罩道数的使用，达到更高的良率、生产效果。
因此，本发明人利用己身工作上的经验学识、加上思考创新，提出一种可以将光罩道次减少为三道的薄膜电晶体阵列基板制程。
发明内容本发明的主要目的在于提供一种薄膜电晶体阵列(TFT阵列)基板的制造方法，利用半影(Halftone)光罩曝光技术或者光阻重流(Reflow)技术，进行三道光罩的微影、蚀刻等图案化(Patterning)制程，来完成薄膜电晶体阵列(TFT阵列)基板的制作，同时达到提升良率、产能的效果。
本发明的另一目的在于提供一种应用于穿透式、反射式或半反射半穿透式液晶显示器(LCD)的薄膜电晶体阵列基板制造方法，利用半影(Halftone)光罩曝光技术或者光阻重流(Reflow)技术，进行三道光罩的微影、蚀刻等图案化制程，来完成薄膜电晶体阵列基板的制作，同时亦达到提升良率、显示品质的效果。
本发明的目的、特点和优点、功能通过以下说明配合图示对本发明技术领域的技术人员将更清晰明了。
图1至图4表示现有一薄膜电晶体的制程剖面示意图；图5本发明第一实施例中进行第一图案化步骤的基板布局(Layout)上视示意图；图6A～D是本发明第一实施例中进行第一图案化步骤的流程剖面示意图；图7是本发明第一实施例中进行第二图案化步骤的基板布局(Layout)上视示意图；图8A～D是本发明第一实施例中进行第二图案化步骤的流程剖面示意图；图9是本发明第一实施例中进行第三图案化步骤的基板布局(Layout)上视示意图10A～G是本发明第一实施例中进行第三图案化步骤的流程剖面示意图；图11A～D图是本发明第二实施例中进行第三图案化步骤的流程剖面示意图；图12是本发明第三实施例中进行第一图案化步骤的基板布局(Layout)上视示意图。
具体实施方式为了达成本发明的上述目的、特点以及优点，本发明提供一种三道光罩的薄膜电晶体阵列基板(以下简称TFT阵列)的制造方法，主要系包括下列步骤在一基板上依次形成一第一金属层、一闸极绝缘层、一半导体层、一欧姆接触层(Ohmic contact layer)以及一第二金属层，并进行第一图案化(patterning)步骤以定义出一源极/汲极区域、一扫瞄配线区域(Scan line/Gate line-area)、一资料配线区域(Dataline area)、一端子接触部区域(Terminal contact area)以及一像素区域(Pixel area)；接着，在整个基板上方覆盖一层间绝缘层(Interlayerinsulating layer)，并进行第二图案化步骤以形成一源极/汲极接触窗(Contact hole)、一资料配线或扫瞄配线接触窗以及一端子接触部接触窗；接着，在整个基板上方依次覆盖一透明导电层(Transparentconductive layer，本层视LCD应用需要选择覆盖与否)、一第三金属层以及一保护层(Passivation/Protective-layer)，以达成前述该各接触窗之间电连接(Electrical contact)及保护作用，并藉由第三图案化步骤以形成一薄膜电晶体(以下简称TFT)部、一扫瞄配线(Scan lines/Gate line)、一资料配线(Data line)、一端子接触部以及一像素电极(Pixelelectrode)。上述的第一、第二、第三图案化步骤系在曝光显影制程时采用半影(以下称Halftone)光罩或光阻重流(Reflow)制程，以达成同一光罩曝光显影制程即形成两个不同区域厚度的凹凸状光阻层的目的。
本发明将藉由参考图式更详细说明本发明的步骤。本发明技术领域的技术人员将了解该等参考图式仅用以举例说明本发明，而非用以限制其范围。
第一实施例请参阅图5至图10，图5至图10为本发明的第一实施例的方法流程示意图。图5以及图6A～D则为本发明第一实施例中，制作一TFT阵列的方法第一步骤示意图，其中图5为基板上方进行第一图案化步骤的布局(Layout)上视图、图6A～D为剖面示意图。
如图6A所示，首先提供一基板30，其中基板30可为一玻璃基底、石英基底或塑胶基底。接着，在基板30上沉积一第一金属层32，金属层32将提供作为TFT的闸极之用，且其材料可为铝(Al)、钨(W)、铬(Cr)、铜(Cu)、钛(Ti)、氮化钛(TiNx)、铝合金、铬合金或钼(Mo)金属所构成，其结构可为单层、亦可为多层(Multiple-layered)结构。接着，在第一金属层32上依次形成一闸极绝缘层34、一半导体层36以及一欧姆接触层38，闸极绝缘层34可由由氧化硅(SiOx)、氮化硅(SiNy)或氮氧化硅(Silicon oxynitride)所构成，半导体层36可由非晶硅(-Si，amorphous silicon)构成，欧姆接触层38可由掺杂半导体例如n+-Si(n-type doped silicon)所构成；上述依次形成各层的方法可使用一化学气相沉积制程(CVD process)。接着，在欧姆接触层38上方形成一第二金属层40，金属层40的材料如同第一金属层32可为铝、钨、铬、铜、钛、氮化钛、铝合金、铬合金或钼金属所构成，其结构亦可为单层或多层结构。
接着，进行一第一图案化步骤。如图5及图6A所示，在金属层40上的部分区域涂布一光阻层，并进行一Halftone光罩的曝光显影制程、或者使用一般非Halftone光罩曝光显影后再采光阻重流制程，以形成第一光阻层、并使第一光阻层具有一第一区域42与一厚度较薄的第二区域44。其中，Halftone光罩乃具有一曝光区、半曝光区、非曝光区，非曝光区对应于第一区域42、半曝光区对应于第二区域44，以达成同一光罩曝光显影制程即可形成两个不同区域厚度的凹凸状光阻层的目的。
接着，如图6B所示，以第一光阻层为遮罩，以蚀刻方法将未覆盖光阻的区域的金属层40、欧姆接触层38、半导体层36、闸极绝缘层34以及第一金属层32依次逐层移除，藉此定义出如图5所示的TFT预定区域41、扫瞄配线区域45、资料配线区域47以及像素区域49。
接着，如图6C所示，将第二区域44的光阻先以灰化(Ashing)方式移除、使原来第二区域44覆盖的第二金属层40暴露出来，同时，如图6C所示，第一区域42的光阻层将变的较薄、但仍有一抵抗蚀刻的厚度，再如图6D所示，以剩余的第一区域42的光阻层为遮罩、以蚀刻方式移除原该第二区域44所覆盖的部分第二金属层40以及欧姆接触层38，藉此定义出如图6D所示的源极区域51、汲极区域53以及端子接触部区域55。
至此，第一图案化步骤完成。此时，如图5所示，资料配线区域47为预定形成一TFT阵列的资料配线的区域，其在与扫瞄配线区域45的交叉处为断开状态、其与源极区域51亦为断开无连接状态；而如图6D所示，构成TFT的闸极33、欧姆接触层38、闸极绝缘层34、通道区37、源极52、汲极54均已形成。
请参阅图7及图8A～D，图7以及图8A～D为本发明第一实施例中，制作一TFT阵列的方法第二步骤示意图，其中图7为基板上方进行第二图案化步骤的布局(Layout)上视图、图8A～D为剖面示意图。
如图8A所示，在整个基板上方覆盖一层间绝缘层60，其材料如闸极绝缘层34可由由氧化硅、氮化硅或氮氧化硅所构成，同样可使用一化学气相沉积制程形成。
接着，进行一第二图案化步骤。如图7及图8A所示，在层间绝缘层60上的部分区域涂布一光阻层，并进行如第一图案化步骤之一Halftone光罩的曝光显影制程、或者使用一般非Halftone光罩曝光显影后再采光阻重流制程，以形成第二光阻层63、并使第二光阻层63具有一第三区域62与一厚度较薄的第四区域64。
接着，如图8B所示，以第二光阻层63为遮罩，以蚀刻方法将未覆盖光阻的区域的部分层间绝缘层60、其下的半导体层38依次移除，藉此定义出一端子接触部接触窗预定区域65。
接着，如图8C所示，将第四区域64的光阻先以灰化方式移除、使原来第四区域64覆盖的层间绝缘层60暴露出来，再如图8D所示，以剩余的第三区域62的光阻层为遮罩、以蚀刻方式将原第四区域64所覆盖的部分层间绝缘层60移除，藉此以暴露出其下方的第二金属层40而形成源极/汲极接触窗66、资料配线接触窗68；同时也蚀刻移除了端子接触部接触窗预定区域65的闸极绝缘层34而暴露出第一金属层32，藉此形成端子接触部接触窗67；同时也移除了如图8C所示的扫瞄配线区域45与TFT之间的预定断开区域69的部分层间绝缘层60；进一步，如图8D所示，以各金属层为停挡(Etching stopper)，能再蚀刻移除预定断开区域69位于层间绝缘层60下层的半导体层38，如此一来，构成TFT的半导体层38已与扫瞄配线区域45的半导体层38断开，将来形成完整的扫瞄配线与TFT通道区37之间将不会有漏电情形，而如图8D所示，作为连接闸极33的第一金属层32上方的预定断开区域69也仍保存有一闸极绝缘层34加以保护。
至此，第二图案化步骤完成。
另外，如图8B至图8D的第二图案化步骤的部分流程亦可以另一种蚀刻移除顺序取代。图示则在此略去不另绘制。
首先，同样以第二光阻层63为遮罩，以蚀刻方法将未覆盖光阻的区域的部分层间绝缘层60移除，所不同的是将端子接触部接触窗预定区域65的部分层间绝缘层60蚀刻移除后其下方的半导体层38此时不紧接着蚀去而成暴露状，留至接下来将进行的蚀刻制程再一并移除，可节省部分蚀刻时间。
接着同样进行光阻灰化的动作、再以剩余的第三区域62的光阻层为遮罩、以蚀刻方式将原第四区域所覆盖的部分层间绝缘层60移除而暴露出第二金属层40形成各接触窗66、68，在此同时，预定断开区域69的部分层间绝缘层60及下方的半导体层38将依次蚀刻移除，端子接触部接触窗预定区域65的半导体层38及下方的闸极绝缘层也以露出的第二金属层40及第一金属层32为停档、一并依次蚀刻移除而形成端子接触部接触窗67。
至此，同样可完成第二图案化步骤。
请参阅图9及图10A～G，图9以及图10A～G为本发明第一实施例中，制作一TFT阵列的方法第三步骤示意图，其中图9为基板上方进行第三图案化步骤的布局(Layout)上视图、图10A～G为剖面示意图。
如图10A所示，在整个基板上方依次覆盖一透明导电层72、一第三金属层74以及一保护层(Passivation)76，其中透明导电层72可由铟锡氧化物(ITO)或铟锌氧化物(IZO)所构成；第三金属层74如同金属层32、40可为铝、钨、铬、铜、钛、氮化钛、铝合金、铬合金或钼金属所构成，其结构亦可为单层或多层结构；保护层76则可由如同层间绝缘层60及闸极绝缘层34的材料制成。藉此，达到各接触窗之间电连接(Electrical contact)以及即将形成线路的各金属层的保护作用。
接着，进行一第三图案化步骤。如图9及图10A所示，在保护层76上的部分区域涂布一光阻层，以如第一图案化步骤的曝光显影制程形成第三光阻层83、并使第三光阻层83具有一第五区域82与一厚度较薄的第六区域84。
接着，如图10B所示，以第三光阻层83为遮罩，以蚀刻方法将未覆盖光阻的区域的部分保护层76、其下的第三金属层74依次移除而暴露出其下的透明导电层72，藉此定义出一源极/汲极预定断开区域85。
接着，如图10C所示，将第六区域84的光阻先以灰化方式移除、使原来第六区域84覆盖的保护层76暴露出来，再如图10D所示，以剩余的第五区域82的光阻层为遮罩、将原第六区域84所覆盖的保护层76蚀刻移除，而暴露出其下的第三金属层74。
接着，如图10E所示，以剩余的第五区域82的光阻层为遮罩、前述已暴露出的第三金属层74停挡，以金属透明导电层材质选择性(Selectively)的蚀刻方式将原已暴露出的包括源极/汲极预定断开区域85在内的透明导电层72移除，藉此断开源极/汲极的电连接、同时也断开区域69的电连接以避免将来形成扫瞄配线与TFT通道区37之间有通电情形。
接着，如图10F所示，以剩余的第五区域82的光阻层为遮罩、各透明导电层72为停挡对已暴露出的第三金属层74进行蚀刻移除，藉此暴露出其下方的包括端子接触部区域55以及像素区域49在内的透明导电层72。最后，将剩余的第五区域82的光阻层去除，形成一TFT部1、一扫瞄配线2、一资料配线3、一端子接触部4以及像素电极5。
或者，也可以如图10G所示，先行去除剩余的第五区域82的光阻层，以各保护层76为遮罩、各透明导电层72为停挡，对已暴露出的第三金属层74进行蚀刻移除等步骤，同样也可藉此形成一TFT部1、一扫瞄配线2、一资料配线3、一端子接触部4以及像素电极5。
至此，完成第三图案化步骤，一完整的薄膜电晶体阵列基板(TFT阵列)已制作完成。
本第一实施例可制造出一实用的TFT阵列，其可应用于LCD，特别是穿透式的LCD；若在第三图案化步骤中调整汲极区域53与像素区域49所覆盖的第三光阻层的第五区域82与第六区域84的比例或占有面积边界，则更可形成一具有部分覆盖有第三金属层74的反射式表面、部分暴露出透明导电层72的穿透式电极的像素电极5、其可应用于半穿透半反射式的LCD的TFT阵列，其中第三金属层结构亦可为单层或多层结构，但其最上层须由如铝、铬、铝合金、铬合金或银等反射性良好的金属材料所构成。
第二实施例更进一步，TFT阵列若应用于反射式LCD，则像素电极可全部为反射式的金属层所构成。其制造方法的各步骤大部分与第一实施例相同，仅在第三图案化步骤有些微更改，详述如下，相同部分图示则略去不再另行绘制、符号可继续沿用。
请参阅图9及图11A～D图，图9以及图11A～D图为本发明第二实施例中，制作一TFT阵列的方法第三步骤示意图，其中图9为基板上方进行第三图案化步骤的布局(Layout)上视图、图11A～D图为剖面示意图。
如图11A所示，在整个基板上方依次覆盖一第三金属层74、一保护层76，其中第三金属层74可为铝、钨、铬、铜、钛、氮化钛、钼、铝合金、铬合金或银等金属所构成，其结构亦可为单层或多层结构，但其最上层须由如铝、铬、铝合金、铬合金或银等反射性良好的金属材料所构成；保护层76则可由如同层间绝缘层60及闸极绝缘层34的材料制成，藉此，达到各接触窗之间电连接以及即将形成线路的各金属层的保护作用。而在此实施例中，为了后续多道次蚀刻，保护层厚度76须设定为小于一厚度T，此厚度T为层间绝缘层60厚度的1/2及闸极绝缘层厚度的1/2其中较小者，原因将详述于后。
接着，进行一第三图案化步骤。如图9及图11A所示，在保护层76上的部分区域涂布一光阻层，以如第一图案化步骤的曝光显影制程形成第三光阻层83、并使第三光阻层83具有一第五区域82与一厚度较薄的第六区域84。
接着，如图11B所示，以第三光阻层83为遮罩，以蚀刻方法将未覆盖光阻的区域的保护层76、其下的第三金属层74依次移除而暴露出其下的层间绝缘层60，藉此断开源极/汲极的电连接、同时也断开区域69的电连接以避免将来形成扫瞄配线与TFT通道区37之间有通电情形。
接着，如图11C所示，将第六区域84的光阻先以灰化方式移除、使原来第六区域84覆盖的保护层76暴露出来，再如图10D所示，以剩余的第五区域82的光阻层为遮罩、将原第六区域84所覆盖的保护层76蚀刻移除，藉此暴露出其下方的包括端子接触部区域55以及像素区域49在内的第三金属层74，当然，也将一并蚀刻掉一部分未受光阻层遮避的包括通道区37上方、扫瞄配线区域45的层间绝缘层60以及预定断开区域69的闸极绝缘层34，但即使少去这部分厚度，各绝缘层剩下仍大于原厚度一半、仍具有对TFT、扫瞄配线的保护作用。
最后，将剩余的第五区域82的光阻层去除，藉此形成一TFT部1、一扫瞄配线2、一资料配线3、一端子接触部4以及由反射性的第三金属层74所构成的一反射式像素电极6。
第三实施例本实施例制造方法D的各步骤大部分与第一实施例相同，仅在各图案化步骤光阻层形状(光罩)设计有些微更改，叙述如下，相同部分图示则略去不再另行绘制、符号可继续沿用。
请参阅图12，图12为本发明第三实施例中基板上方进行第一图案化步骤的布局(Layout)上视图，扫瞄配线区域45为预定形成一TFT阵列的扫瞄配线的区域，其在与资料配线区域47的交叉处为断开状态，这是与图5的第一实施例所形成的资料配线区域47为断开状态所不同的另一种光阻层(光罩)配置，其将影响接着而来第二、第三图案化步骤的光罩设计。本实施例第一图案化步骤亦可定义出一源极/汲极区域、一扫瞄配线区域、一资料配线区域、一端子接触部区域以及一像素区域；接着，在整个基板上方覆盖一层间绝缘层，并藉由第二图案化步骤以形成一源极/汲极接触窗、一扫瞄配线接触窗以及一端子接触部接触窗，这也与第一实施例第二图案化步骤所欲形成资料配线接触窗的设计不同；最后则相同于第一、二实施例，在整个基板上方依次覆盖一透明导电层(本层视应用于反射式或穿透式LCD而选择覆盖与否)、一第三金属层以及一保护层，以达成前述该各接触窗之间电连接及保护作用，并藉由第三图案化步骤以形成一TFT部、一扫瞄配线、一资料配线、一端子接触部以及一像素电极。
至此，另一完整的薄膜电晶体阵列基板(TFT阵列)已制作完成。
发明效果综合以上实施例所述，本发明提供一进步的制造方法进行三道光罩的微影、蚀刻等图案化制程，来完成TFT阵列的制作，将达到基板良率提升的效果，其应用于各式LCD、更达到确保显示品质的效果。
本发明虽然以上述本发明较实施例详细说明本发明的效果及优点，上述描述仅为本发明的较佳实施例，并非用来限定本发明实施的范围。故即凡依本发明申请专利范围所述的形状、构造、特征及精神所作出的等效变化与修饰，均应包括在本发明的申请专利范围内。
附图标记说明1 薄膜电晶体(TFT)部 2 扫瞄配线3 资料配线4 端子接触部5 像素电极6 反射式像素电极10 玻璃基板12 闸极14 闸极绝缘层 16 非晶硅层18 金属层 20 光阻层22 凹槽24 源极26 汲极28 保护层30 基板32 第一金属层33 闸极34 闸极绝缘层36 半导体层37 通道区38 欧姆接触层 40 第二金属层41 TFT预定区域 42 光阻层第一区域43 第一光阻层 44 光阻层第二区域45 扫瞄配线区域47 资料配线区域49 像素区域51 源极区域
52 源极53 汲极区域54 汲极55 端子接触部区域60 层间绝缘层 62 光阻层第三区域63 第二光阻层 64 光阻层第四区域65 端子接触部接触窗预定区域66 源极/汲极接触窗67 端子接触部接触窗68 资料配线接触窗69 预定断开区域72 透明导电层74 第三金属层 76 保护层82 光阻层第五区域 83 第三光阻层84 光阻层第六区域 85 源极/汲极预定断开区域
权利要求
1.一种薄膜电晶体阵列基板的制造方法，包括下列步骤提供一基板；在该基板上依次形成一第一金属层，一闸极绝缘层，一半导体层，一欧姆接触层以及一第二金属层，并进行第一图案化步骤以定义出一源极/汲极区域、一扫瞄配线区域、一资料配线区域、一端子接触部区域以及一像素区域；接着，在整个基板上方覆盖一层间绝缘层，并进行第二图案化步骤以形成一源极/汲极接触窗、一资料配线接触窗以及一端子接触部接触窗；以及接着，在整个基板上方依次覆盖一透明导电层、一第三金属层以及一保护层，以达成前述该各接触窗之间电连接及保护，并进行第三图案化步骤以形成一薄膜电晶体部、一扫瞄配线、一资料配线、一端子接触部以及一像素电极。
2.如权利要求1所述的薄膜电晶体阵列基板制造方法，其特征在于，该第一图案化步骤包括在第二金属层上的部分区域覆盖一第一光阻层，该第一光阻层具有一第一区域与一厚度较薄的第二区域；以该第一光阻层为遮罩，将未覆盖光阻的区域的该第二金属层、该欧姆接触层、该半导体层、该闸极绝缘层以及该第一金属层蚀刻移除，藉此定义出一薄膜电晶体预定区域、该扫瞄配线区域、该资料配线区域以及该像素区域；以及接着，将该第二区域的光阻移除、使该第二区域覆盖的该第二金属层暴露出来，并以该第一区域的光阻层为遮罩、将原该第二区域所覆盖的该第二金属层以及该欧姆接触层蚀刻移除，藉此定义出该源极/汲极区域以及该端子接触部区域。
3.如权利要求2所述的薄膜电晶体阵列基板制造方法，其特征在于，该第二图案化步骤包括在该层间绝缘层上方部分区域覆盖一第二光阻层，该第二光阻层具有一第三区域与一厚度较薄的第四区域；以该第二光阻层为遮罩，将未覆盖光阻的区域的该层间绝缘层、该半导体层蚀刻移除，藉此定义出一端子接触部接触窗预定区域；以及接着，将该第四区域的光阻移除、使该第四区域覆盖的该层间绝缘层暴露出来，并以该第三区域的光阻层为遮罩、将原该第四区域所覆盖的该层间绝缘层、该半导体层以及该端子接触部接触窗预定区域的该闸极绝缘层蚀刻移除，藉此形成该源极/汲极接触窗、该资料配线接触窗以及该端子接触部接触窗。
4.如权利要求2所述的薄膜电晶体阵列基板制造方法，其特征在于，该第二图案化步骤包括在该层间绝缘层上方部分区域覆盖一第二光阻层，该第二光阻层具有一第三区域与一厚度较薄的第四区域；以该第二光阻层为遮罩，将未覆盖光阻的区域的该层间绝缘层蚀刻移除，藉此定义出一端子接触部接触窗预定区域；以及接着，将该第四区域的光阻移除、使该第四区域覆盖的该层间绝缘层暴露出来，并以该第三区域的光阻层为遮罩、将原该第四区域所覆盖的该层间绝缘层以及该端子接触部接触窗预定区域的该闸极绝缘层、该半导体层蚀刻移除，藉此形成该源极/汲极接触窗、该资料配线接触窗以及该端子接触部接触窗。
5.如权利要求3或4所述的薄膜电晶体阵列基板制造方法，其特征在于，该第三图案化步骤包括在该层间绝缘层上方部分区域覆盖一第三光阻层，该第三光阻层具有一第五区域与一厚度较薄的第六区域；以该第三光阻层为遮罩，将未覆盖光阻的区域的该保护层、该第三金属层蚀刻移除而暴露出其下的该透明导电层，并藉此定义出一源极/汲极预定断开区域；接着，将该第六区域的光阻移除、使该第六区域覆盖的该保护层暴露出来，并以该第五区域的光阻层为遮罩、将原该第六区域所覆盖的该保护层蚀刻移除；接着，将已暴露出的该透明导电层包括前述该源极/汲极预定断开区域的该透明导电层蚀刻移除，以断开源极/汲极的电连接、以及该薄膜电晶体区域与扫瞄配线区域之间的电连接；以及最后，将已暴露出的该第三金属层蚀刻移除，以暴露出该端子接触区域的该透明导电层、该像素区域的该透明导电层，并藉此形成该薄膜电晶体部、该扫瞄配线、该资料配线、该端子接触部以及该像素电极。
6.如权利要求5所述的薄膜电晶体阵列基板制造方法，其特征在于，将该第二、四、六区域的光阻层移除的方法，利用一灰化步骤。
7.如权利要求5所述的薄膜电晶体阵列基板制造方法，其中形成该第一、二、三光阻层的方法利用一具有一曝光区、一半曝光区以及一非曝光区的光罩，该非曝光区对应于该第一、三、五区域，该半曝光区对应于该第二、四、六区域。
8.一种薄膜电晶体阵列基板的制造方法，包括下列步骤提供一基板；在该基板上依次形成一第一金属层，一闸极绝缘层，一半导体层，一欧姆接触层以及一第二金属层，并进行第一图案化步骤以定义出一源极/汲极区域、一扫瞄配线区域、一资料配线区域、一端子接触部区域以及一像素区域；接着，在整个基板上方覆盖一层间绝缘层，并进行第二图案化步骤以形成一源极/汲极接触窗、一扫瞄配线接触窗以及一端子接触部接触窗；以及接着，在整个基板上方依次覆盖一透明导电层、一第三金属层以及一保护层，以达成前述该各接触窗之间电连接及保护，并进行第三图案化步骤以形成一薄膜电晶体部、一扫瞄配线、一资料配线、一端子接触部以及一像素电极。
9.如权利要求8所述薄膜电晶体阵列基板制造方法，其特征在于，该第一图案化步骤包括在第二金属层上的部分区域覆盖一第一光阻层，该第一光阻层具有一第一区域与一厚度较薄的第二区域；以该第一光阻层为遮罩，将未覆盖光阻的区域的该第二金属层、该欧姆接触层、该半导体层、该闸极绝缘层以及该第一金属层蚀刻移除，藉此定义出一薄膜电晶体预定区域、该扫瞄配线区域、该资料配线区域以及该像素区域；以及接着，将该第二区域的光阻移除、使该第二区域覆盖的该第二金属层暴露出来，并以该第一区域的光阻层为遮罩、将原该第二区域所覆盖的该第二金属层以及该欧姆接触层蚀刻移除，藉此定义出该源极/汲极区域以及该端子接触部区域。
10.如权利要求9所述的薄膜电晶体阵列基板制造方法，其特征在于，该第二图案化步骤包括在该层间绝缘层上方部分区域覆盖一第二光阻层，该第二光阻层具有一第三区域与一厚度较薄的第四区域；以该第二光阻层为遮罩，将未覆盖光阻的区域的该层间绝缘层、该半导体层蚀刻移除，藉此定义出一端子接触部接触窗预定区域；以及接着，将该第四区域的光阻移除、使该第四区域覆盖的该层间绝缘层暴露出来，并以该第三区域的光阻层为遮罩、将原该第四区域所覆盖的该层间绝缘层、该半导体层以及该端子接触部接触窗预定区域的该闸极绝缘层蚀刻移除，藉此形成该源极/汲极接触窗、该扫瞄配线接触窗以及该端子接触部接触窗。
11.如权利要求9所述的薄膜电晶体阵列基板制造方法，其特征在于，该第二图案化步骤包括在该层间绝缘层上方部分区域覆盖一第二光阻层，该第二光阻层具有一第三区域与一厚度较薄的第四区域；以该第二光阻层为遮罩，将未覆盖光阻的区域的该层间绝缘层蚀刻移除，藉此定义出一端子接触部接触窗预定区域；以及接着，将该第四区域的光阻移除、使该第四区域覆盖的该层间绝缘层暴露出来，并以该第三区域的光阻层为遮罩、将原该第四区域所覆盖的该层间绝缘层、该半导体层以及该端子接触部接触窗预定区域的该半导体层、该闸极绝缘层蚀刻移除，藉此形成该源极/汲极接触窗、该扫瞄配线接触窗以及该端子接触部接触窗。
12.如权利要求10或者11所述的薄膜电晶体阵列基板制造方法，其特征在于，该第三图案化步骤包括在该层间绝缘层上方部分区域覆盖一第三光阻层，该第三光阻层具有一第五区域与一厚度较薄的第六区域；以该第三光阻层为遮罩，将未覆盖光阻的区域的该保护层、该第三金属层蚀刻移除而暴露出其下的该透明导电层，并藉此定义出一源极/汲极预定断开区域；接着，将该第六区域的光阻移除、使该第六区域覆盖的该保护层暴露出来，并以该第五区域的光阻层为遮罩、将原该第六区域所覆盖的该保护层蚀刻移除；接着，将已暴露出的该透明导电层包括前述该源极/汲极预定断开区域的该透明导电层蚀刻移除，以断开源极/汲极的电连接、以及该薄膜电晶体区域与扫瞄配线区域之间的电连接；以及最后，将已暴露出的该第三金属层蚀刻移除，以暴露出该端子接触区域的该透明导电层、该像素区域的该透明导电层，并藉此形成该薄膜电晶体部、该扫瞄配线、该资料配线、该端子接触部以及该像素电极。
13.如权利要求12所述的薄膜电晶体阵列基板制造方法，其特征在于，将该第二、四、六区域的光阻层移除的方法，利用一灰化步骤。
14.如权利要求12所述的薄膜电晶体阵列基板制造方法，其特征在于，形成该第一、二、三光阻层的方法利用一具有一曝光区、一半曝光区以及一非曝光区的光罩，该非曝光区对应于该第一、三、五区域，该半曝光区对应于该第二、四、六区域。
15.一种薄膜电晶体阵列基板的制造方法，包括下列步骤提供一基板；在该基板上依次形成一第一金属层、一闸极绝缘层、一半导体层、一欧姆接触层以及一第二金属层，并进行第一图案化步骤以定义出一源极/汲极区域、一扫瞄配线区域、一资料配线区域、一端子接触部区域以及一像素区域；接着，在整个基板上方覆盖一层间绝缘层，并进行第二图案化步骤以形成一源极/汲极接触窗、一资料配线接触窗以及一端子接触部接触窗；以及接着，在整个基板上方依次覆盖一第三金属层以及一保护层，以达成前述该各接触窗之间电连接及保护，并进行第三图案化步骤以形成一薄膜电晶体部、一扫瞄配线、一资料配线、一端子接触部以及一反射式像素电极。
16.一种薄膜电晶体阵列基板的制造方法，包括下列步骤提供一基板；在该基板上依次形成一第一金属层、一闸极绝缘层、一半导体层、一欧姆接触层以及一第二金属层，并进行第一图案化步骤以定义出一源极/汲极区域、一扫瞄配线区域、一资料配线区域、一端子接触部区域以及一像素区域；接着，在整个基板上方覆盖一层间绝缘层，并进行第二图案化步骤以形成一源极/汲极接触窗、一扫瞄配线接触窗以及一端子接触部接触窗；以及接着，在整个基板上方依次覆盖一第三金属层以及一保护层，以达成前述该各接触窗之间电连接及保护，并进行第三图案化步骤以形成一薄膜电晶体部、一扫瞄配线、一资料配线、一端子接触部以及一反射式像素电极。
17.如权利要求15或16所述的薄膜电晶体阵列基板制造方法，其特征在于，该第三图案化步骤包括在该层间绝缘层上方部分区域覆盖一第三光阻层，该第三光阻层具有一第五区域与一厚度较薄的第六区域；以该第三光阻层为遮罩，将未覆盖光阻的区域的该保护层、该第三金属层蚀刻移除，藉此断开源极/汲极的电连接、以及该薄膜电晶体区域与扫瞄配线区域之间的电连接；以及接着，将该第六区域的光阻移除、使该第六区域覆盖的该保护层暴露出来，并以该第五区域的光阻层为遮罩、将原该第六区域所覆盖的该保护层蚀刻移除，以暴露出该像素区域的该第三金属层，并藉此形成该薄膜电晶体部、该扫瞄配线、该资料配线、该端子接触部以及该反射式像素电极。
18.如权利要求17所述的薄膜电晶体阵列基板制造方法，其特征在于，将该第六区域的光阻层移除的方法，利用一灰化步骤。
19.如权利要求17所述的薄膜电晶体阵列基板制造方法，其特征在于，形成该第三光阻层的方法利用一具有一曝光区、一半曝光区以及一非曝光区的光罩，该非曝光区对应于该第五区域、该半曝光区对应于该第六区域。
全文摘要
一种薄膜电晶体阵列基板的制造方法，主要包括下列步骤在一基板上依次形成一第一金属层、一闸极绝缘层、一半导体层、一欧姆接触层以及一第二金属层，并进行第一图案化步骤以定义出一源极/汲极区域、一扫描配线区域、一资料配线区域、一端子接触部区域以及一像素区域；接着，在整个基板上方覆盖一层间绝缘层，并进行第二图案化步骤以形成一源极/汲极接触窗、一资料配线或扫描配线接触窗以及一端子接触部接触窗；接着，在整个基板上方依次覆盖一透明导电层、一第三金属层以及一保护层，以达成前述各接触窗之间电连接及保护，并进行第三图案化步骤以形成一薄膜电晶体部、一扫描配线、一资料配线、一端子接触部以及一像素电极。
文档编号H01L21/02GK1847962SQ200510065258
公开日2006年10月18日 申请日期2005年4月15日 优先权日2005年4月15日
发明者陈宏德 申请人:广辉电子股份有限公司