专利名称：薄膜电晶体阵列基板及其微影制造方法与光罩设计结构的制作方法
技术领域：
本发明涉及一种基本电器元件领域半导体器件中的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构，特别是涉及一种可以降低曝光制程时所需的曝光次数，并可减少因曝光接合所产生的痕迹的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构。
背景技术：
薄膜晶体管液晶显示器，主要是由薄膜电晶体阵列基板(即薄膜晶体管阵列基板，以下均称为薄膜电晶体阵列基板)、彩色滤光阵列基板和液晶层所构成，其中薄膜电晶体阵列基板，是由多个以阵列排列的薄膜晶体管，以及与每一薄膜晶体管对应配置的一画素电极(Pixel Electrode)所组成。而上述的薄膜晶体管是包括闸极、通道层、汲极与源极，薄膜晶体管是用来作为液晶显示单元的开关元件，其操作原理与传统的半导体MOS元件相类似，都是具有三个端子(闸极、汲极以及源极)的元件。
薄膜电晶体阵列基板通常会利用多次的微影及蚀刻(photolithography and etch)制造方法来制造，意即进行多道曝光的动作，以将多个光罩上的图案转移至基板上的光阻层，然后再经显影的步骤以图案化光阻层，之后再利用该图案化的光阻层作为蚀刻罩幕对基板上的膜层进行蚀刻，而形成各元件图案。
其中，曝光制程所使用的装置，通常包括用以载置基板且可二次元移动的基板平台，以及用以载置具有图案的光罩且可做二次元移动的光罩平台。进行曝光制程时，是一面逐次移动光罩平台及基板平台，一面将光罩上的图案经过投影光学系统转移到基板上的光阻层。所谓的曝光制程，己知主要有二种类型，即将罩幕上的全部图案同时转写到基板上的光阻层的总括型曝光制程，以及一面同步扫描罩幕台及基板台且一面连续的将罩幕的图案转写到基板上的光阻层的扫描型曝光制程。其中，为了因应液晶颢示器的显示区域大型化的需求，扫描型曝光制程更被广泛地应用在大型液晶显示器的制作上。
现有习知的应用于薄膜电晶体阵列基板的扫描型曝光制程，是使用例如图1所示的光罩，光罩100依序分成左、右侧的周边图案区110及中央图案区120。其中中央图案区120内具有多个画素图案122，且在中央图案区120的边缘具有两个驱动元件图案124。此外，周边图案区110内具有多个画素图案112及周边线路图案114。此外，周边图案区110的边缘亦分别具有一驱动元件图案116。接着，使上述的光罩100与基板同步移动，且对每个图案区进行一次或多次曝光，以将图案转移至基板上的光阻层，并将这些图案相互接合，即可完成薄膜电晶体阵列基板上的一道光罩的曝光制程。
请参阅图2所示，是现有习知的薄膜电晶体阵列基板的结构示意图，通过光罩100的左、右侧的周边图案区110各进行一次曝光的动作后，可以将光罩100上左、右侧的周边图案区110的图案转移至基板150上的光阻层(图中未示)，之后经过显影的步骤，再利用图案化的光阻层作为蚀刻罩幕对基板上的膜层(图中未示)进行蚀刻，即可在基板150上形成左、右侧的周边元件区110a。其中，左、右侧的周边元件区110a中是包括画素结构112a、周边线路114a以及驱动元件116a。此外，光罩100上的中央图案区120经过重复曝光的动作，会将光罩100上的中央图案区120图案转移至基板150的光阻层上，之后经过显影的步骤，再利用图案化的光阻层作为蚀刻罩幕对基板上的膜层进行蚀刻，即可在基板150上形成中央显示区120a、120b、120c，其中，中央显示区120a、120b、120c中是包括画素结构122a以及驱动元件124a。
请同时参阅图1及图2所示，中央显示区120a、120b、120c中的画素结构122a，及周边元件区110a中的画素结构112a分别沿着接合线L1～L4接合，并形成面板显示区130(图中虚线所围成的区域)。其中，由于接合线L1～L4皆位于面板显示区130中，将使得面板显示区130中出现接合时可能因对准误差而产生痕迹。
上述的扫描型曝光制程，虽可维持良好的成像特性，并且不需大型化的曝光装置就可得到大的曝光区域。然而，由于上述的扫描型曝光制程需要对中央图案区进行重复曝光的动作，而且除了由光罩的中央图案区转移而来的画素图案会在面板显示区中接合之外，由光罩上的左、右侧的周边元件区转移而来的画素图案也必须在面板显示区中与中央图案区的画素图案接合，倘若光罩的对位上产生些微的对准误差，将会在接合处产生痕迹，而连带影响整个面板的辉度均匀性。
由此可见，上述现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构仍存在有诸多的缺陷，而亟待加以进一步改进。为了解决现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构，能够改进现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构，使其更具有实用性。经过不断研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构存在的缺陷，而提供一种新的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构，所要解决的主要技术问题是使其可以减少因多次曝光制程之间若对准不佳会有接合不佳，而导致辉度不均匀的问题，从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本发明提出的一种薄膜电晶体阵列基板的微影制造方法，其包括以下步骤提供一光罩，该光罩具有一非显示元件区以及一显示元件区，其中该非显示元件区中邻近该显示元件区之处是设计有复数个拟画素图案；将该光罩设置在一基板上方，且该基板上已形成有一光阻层；将该光罩的该显示元件区遮蔽住，对该光阻层进行非显示元件区的曝光制程；将该光罩的该非显示元件区遮蔽住，对该光阻层重复进行至少一次显示元件区的曝光制程；以及进行一显影制程，以图案化该光阻层，其中对应于该显示元件区处的该光阻层中是形成有复数个画素图案，对应于该非显示元件区之处的该光阻层中是形成有复数个周边线路图案以及复数个拟画素图案，且该些拟画素图案与该些画素图案接合。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜电晶体阵列基板的微影制造方法，其中所述的光罩的该显示元件区中的边缘处更包括设计有复数个驱动元件图案。
前述的薄膜电晶体阵列基板的微影制造方法，其中所述的光罩上的该非显示元件区是位于该显示元件区的两侧。
本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种用于薄膜电晶体阵列基板的光罩设计结构，其具有一显示元件区以及一非显示元件区，该光罩包括复数个画素图案，配置在该显示元件区中；复数个周边线路图案，配置在该非显示元件区中；以及复数个拟画素图案，配置在邻接于该显示元件区的该非显示元件区中。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜电晶体阵列基板的光罩设计结构，其更包括复数个驱动元件图案，配置在该显示元件区中的边缘处。
前述的薄膜电晶体阵列基板的光罩设计结构，其中所述的非显示元件区是位于该显示元件区的两侧。
本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种薄膜电晶体阵列基板，其具有一非面板显示区以及一面板显示区，该基板包括复数个画素结构，配置在该面板显示元件中；复数个周边线路，配置在该非面板显示区中；以及复数个拟画素结构，配置在该非面板显示区中，且该些拟画素结构与该些画素结构是在该非面板显示区中接合。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜电晶体阵列基板，其更包括复数个驱动元件，配置在该面板显示区中的边缘处。
前述的薄膜电晶体阵列基板，其中所述的非面板显示区是位于该面板显示区的两侧。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出一种用于薄膜电晶体阵列基板的光罩设计结构，其具有一显示元件区以及一非显示元件区。该光罩例如是由多个画素图案、多个周边线路图案及多个拟画素图案所构成。其中画素图案配置于显示元件区中，周边线路图案配置于非显示元件区中，而拟画素图案则配置于邻接于显示元件区的非显示元件区中。
在本发明的薄膜电晶体阵列基板的光罩设计结构中，非显示元件区是位于显示元件区的两侧，且显示元件区的边缘处，更例如配置多个驱动元件图案。
基于上述的用于薄膜电晶体阵列基板的光罩设计结构，本发明又提出一种薄膜电晶体阵列基板的微影制造方法。首先，提供本发明的用于薄膜电晶体阵列基板的光罩。接着，将该光罩设置在一基板上方，且该基板上已形成有一光阻层。然后，将光罩的显示元件区遮蔽住，以对光阻层进行非显示元件区的曝光制程。继之，将光罩的非显示元件区遮蔽住，对光阻层重复进行至少一次显示元件区的曝光制程。最后，进行一显影制程，以图案化光阻层。其中对应于显示元件区之处的光阻层中可形成多个画素图案，而对应于非显示元件区之处的光阻层中可形成多个周边线路图案以及多个拟画素图案，且每一个拟画素图案与每一个画素图案对应接合。
藉由上述的薄膜电晶体阵列基板的曝光制程，再利用图案化的光阻层作为蚀刻罩幕对基板上的膜层进行蚀刻，便可以得到本发明的薄膜电晶体阵列基板。本发明的薄膜电晶体阵列基板具有一非面板显示区以及一面板显示区。该薄膜电晶体阵列基板例如是由多个画素结构、多个外围线路及多个拟画素结构所构成。其中，画素结构配置于面板显示区中，而周边线路配置于非面板显示区中。此外，拟画素结构配置于非面板显示区中，且每一拟画素结构与每一画素结构是在非面板显示区中对应接合。
在本发明的薄膜电晶体阵列基板中，非面板显示区是位于面板显示区的两侧。此外，本发明的薄膜电晶体阵列基板更例如包括多个驱动元件，且这些驱动元件是配置于面板显示区中的边缘处。
基于上述，本发明的薄膜电晶体阵列基板的光罩设计结构，是在非显示元件区内配置多个拟画素图案及多个周边线路图案，而在显示元件区中配置多个画素图案。接着藉由本发明的薄膜电晶体阵列基板的曝光制程，可透过应用本发明的光罩设计结构的多个光罩，分别对光阻层进行显示元件区及非显示元件区的多道曝光及显影制程，并利用图案化的光阻层作为蚀刻罩幕对基板上的膜层进行蚀刻，最终可形成本发明的薄膜电晶体阵列基板。
借由上述技术方案，本发明的薄膜电晶体阵列基板及其曝光制程与光罩设计结构，是将由非显示元件区转移而来的拟画素图案与由显示元件区转移而来的画素图案进行接合。意即，将原先的图案接合处移到面板显示区之外，因而减少因曝光接合而产生痕迹的机会。此外，与现有习知的扫描型曝光制程相较，本发明的光罩设计结构中，非显示元件区中仅留曝光接合时所需的拟画素结构，以减少光罩上的非显示元件区的宽度，并相对增加显示元件区的宽度。如此一来，在本发明的薄膜电晶体阵列基板的曝光制程中，可降低曝光接合时所需的曝光次数，并可缩短制程的时间，而可提高产能。
综上所述，本发明特殊的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构，可降低曝光制程时所需的曝光次数，并可减少因曝光接合所产生的痕迹，可有效的减少因多次曝光制程之间若对准不佳会有接合不佳，而导致辉度不均匀的问题，从而更加适于实用；本发明并可缩短制程的时间而可提高产能，具有产业的广泛利用价值。其具有上述诸多的优点及实用价值，在产品及制造方法上确属创新，在产品结构、制造方法或功能上皆有较大改进，较现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构具有增进的多项功效，在技术上有较大进步，并产生了好用及实用的效果，相当具有产业广泛利用价值，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
图1是现有习知的光罩结构示意图。
图2是现有习知的薄膜电晶体阵列基板的结构示意图。
图3是本发明的用于薄膜电晶体阵列基板的光罩设计结构的示意图。
图4a～图4e是本发明的薄膜电晶体阵列基板的其中一道微影制造方法的流程示意图。
图5是本发明的薄膜电晶体阵列基板的平面示意图。
100 光罩 110 周边图案区110a周边元件区 112 画素图案112a画素结构 114 周边线路图案114a周边线路 116 驱动元件图案116a驱动元件 120 中央图案区120a～120c中央显示区 122 画素图案122a画素结构 124 驱动元件图案124a驱动元件 130 面板显示区150 薄膜电晶体阵列基板 200 光罩210 显示元件区 212 画素图案214 驱动元件图案 220 非显示元件区220a左侧非显示元件区 220b右侧非显示元件区222 周边线路图案 224 拟画素图案300 基板 301 膜层302 光阻层 312a第一画素图案312b第二画素图案 312c第一画素图案影像312d第二画素图案影像 314 驱动元件图案314a驱动元件图案影像 322 周边线路图案322a周边线路图案影像 324 拟画素图案324a拟画素图案影像 400 薄膜电晶体阵列基板410 面板显示区 412 非面板显示区412a第一画素结构 412b第二画素结构414 驱动元件 422 周边线路424 拟画素结构 L1～L4接合线A1～A3接合线具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构其具体结构、制造方法、步骤、特征及其功效，详细说明如后。
下文中将首先说明本发明的薄膜电晶体阵列基板的光罩设计结构，并列举本发明的薄膜电晶体阵列基板的其中一道曝光制程，及其经过显影及蚀刻后所形成的薄膜电晶体阵列基板，以对本发明作更充分、清楚的阐述。
首先请参阅图3所示，是本发明的用于薄膜电晶体阵列基板的光罩设计结构的示意图。本发明的光罩200，可区分为中央的显示元件区210、两侧的非显示元件区220。其中，显示元件区210例如包括画素图案212及多个驱动元件图案214，而非显示元件区220例如包括周边线路图案222及拟画素图案224。此外，非显示元件区220可再被细分为左侧非显示元件区220a及右侧非显示元件区220b。
请参阅图4a至图4e所示，分别是本发明的薄膜电晶体阵列基板的其中一道微影制造方法的流程示意图。首先如图4a所示，将上述的光罩200设置在一基板300上方，且该基板300上已形成有一膜层301，且膜层301上已形成有一光阻层302。将光罩200的显示元件区210及右侧非显示元件区220b遮蔽住，并对光阻层302 进行左侧非显示元件区220a的曝光制程，以将光罩200的左侧非显示元件区220a的图案(包括周边线路图案222及拟画素图案224)转移至光阻层302中。
接着如图4b所示，将光罩200的左侧非显示元件区220a及右侧非显示元件区220b遮蔽住，对光阻层302进行第一次的显示元件区210的曝光制程，以将光罩200的显示元件区210的图案(包括画素图案212及多个驱动元件图案214)转移至光阻层302中。特别是，在光阻层302中，由光罩200的显示元件区210转移而来的画素图案影像312a，需与由光罩200的左侧非显示元件区220a转移而来的拟画素图案影像324接合。
然后如图4c所示，继续遮蔽光罩200的左侧非显示元件区220a及右侧非显示元件区220b，并使光罩200右移，然后对光阻层302进行第二次的显示元件区210的曝光制程，以将光罩200的显示元件区210的图案(包括画素图案212及多个驱动元件图案214)转移至光阻层302中。而且，在光阻层302中，显示元件区210的第一次曝光制程转移而来的画素图案影像312a，需与显示元件区210的第二次曝光制程转移而来的画素图案影像312b接合。
最后，如图4d所示，将光罩200的左侧非显示元件区220a及显示元件区210遮蔽住，对光阻层302进行右侧显示元件区220b的曝光制程，以将光罩200的右侧非显示元件区220b的图案(包括周边线路图案222及拟画素图案224)转移至光阻层302中。而且，在光阻层302中，由光罩200的右侧非显示元件区220b转移而来的拟画素图案影像324，需与由光罩200的显示元件区210转移而来的画素图案影像312b接合。
之后，请参阅图4e所示，进行一显影步骤，以图案化光阻层302，而形成外围线路图案322a、拟画素图案324a、画素图案312c、312d与驱动元件图案314a。其中拟画素图案324a是与画素图案312c、312d接合。
藉由上述图案化的光阻层作为蚀刻罩幕，对基板300上的膜层301进行蚀刻，最终便可得到本发明的薄膜电晶体阵列基板。请参阅图5所示，是本发明的薄膜电晶体阵列基板的平面示意图。薄膜电晶体阵列基板400例如包括基板300、第一画素结构412a、第二画素结构412b、驱动元件414、外围线路422及拟画素结构424。第一画素结构412a与第二画素结构412b沿着接合线A2接合，并构成本发明的薄膜电晶体阵列基板400的面板显示区410(图中虚线所围成的区域)。此外，拟画素结构424分别与第一画素结构412a及第二画素结构412b沿着接合线Al及接合线A3在非面板显示区412接合。如此一来，将可避免第一画素结构412a及第二画素结构412b与拟画素结构424接合时，因些微的对准误差所造成的痕迹会在面板显示区410中出现。
综上所述，应用本发明的薄膜电晶体阵列基板的光罩设计结构，搭配本发明的薄膜电晶体阵列基板的曝光制程，可制作出本发明的薄膜电晶体阵列基板。其中，本发明的薄膜电晶体阵列基板的曝光制程，是藉由非显示元件区中的多个拟画素图案来与显示元件区中的画素图案进行接合。意即，将原先的图案接合处移到薄膜电晶体阵列基板的显示区之外，以减少因曝光接合而产生痕迹的机会。此外，本发明的光罩设计结构中，非显示元件区中仅包括周边线路图案及曝光接合时所需的拟画素结构，如此一来，可以减少光罩上的非显示元件区在整体光罩内所占用的面积，并使得显示元件区的面积相对增加。因此，在进行本发明的薄膜电晶体阵列基板的曝光制程时，可使用较少的曝光次数来形成薄膜电晶体阵列基板上的显示元件区，而可缩短制程的时间，并能够提高产能。
值得注意的是，上述实施例中仅就本发明的薄膜电晶体阵列基板的其中一道曝光制程作出说明，实际上本发明的薄膜电晶体阵列基板是藉由多个光罩，并通过多道曝光、显影及蚀刻的步骤所制作而成。此外，本发明的曝光制程并不只限于使用在薄膜电晶体阵列基板的制作上，其更可经过部分的改良与变更光罩设计结构，而可应用于其它半导体元件或微机电制程等相关领域中。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种薄膜电晶体阵列基板的微影制造方法，其特征在于其包括以下步骤提供一光罩，该光罩具有一非显示元件区以及一显示元件区，其中该非显示元件区中邻近该显示元件区之处是设计有复数个拟画素图案；将该光罩设置在一基板上方，且该基板上已形成有一光阻层；将该光罩的该显示元件区遮蔽住，对该光阻层进行非显示元件区的曝光制程；将该光罩的该非显示元件区遮蔽住，对该光阻层重复进行至少一次显示元件区的曝光制程；以及进行一显影制程，以图案化该光阻层，其中对应于该显示元件区处的该光阻层中是形成有复数个画素图案，对应于该非显示元件区之处的该光阻层中是形成有复数个周边线路图案以及复数个拟画素图案，且该些拟画素图案与该些画素图案接合。
2.根据权利要求1所述的薄膜电晶体阵列基板的微影制造方法，其特征在于其中所述的光罩的该显示元件区中的边缘处更包括设计有复数个驱动元件图案。
3.根据权利要求1所述的薄膜电晶体阵列基板的微影制造方法，其特征在于其中所述的光罩上的该非显示元件区是位于该显示元件区的两侧。
4.一种用于薄膜电晶体阵列基板的光罩设计结构，其具有一显示元件区以及一非显示元件区，其特征在于该光罩包括复数个画素图案，配置在该显示元件区中；复数个周边线路图案，配置在该非显示元件区中；以及复数个拟画素图案，配置在邻接于该显示元件区的该非显示元件区中。
5.根据权利要求4所述的薄膜电晶体阵列基板的光罩设计结构，其特征在于其更包括复数个驱动元件图案，配置在该显示元件区中的边缘处。
6.根据权利要求4所述的薄膜电晶体阵列基板的光罩设计结构，其特征在于其中所述的非显示元件区是位于该显示元件区的两侧。
7.一种薄膜电晶体阵列基板，其具有一非面板显示区以及一面板显示区，其特征在于该基板包括复数个画素结构，配置在该面板显示元件中；复数个周边线路，配置在该非面板显示区中；以及复数个拟画素结构，配置在该非面板显示区中，且该些拟画素结构与该些画素结构是在该非面板显示区中接合。
8.根据权利要求7所述的薄膜电晶体阵列基板，其特征在于其更包括复数个驱动元件，配置在该面板显示区中的边缘处。
9.根据权利要求7所述的薄膜电晶体阵列基板，其特征在于其中所述的非面板显示区是位于该面板显示区的两侧。
全文摘要
本发明是关于一种薄膜电晶体阵列基板及其微影制造方法与光罩设计结构。该微影制造方法是首先将光罩设置在一基板上方，且基板上已形成有一光阻层。然后，将光罩的显示元件区遮蔽住，以对光阻层进行非显示元件区的曝光制程。继之，将光罩的非显示元件区遮蔽住，对光阻层重复进行至少一次显示元件区的曝光制程。最后，进行一显影制程，以图案化光阻层。其中对应于显示元件区处的光阻层中可形成多个画素图案，而对应于非显示元件区处的光阻层中可形成多个周边线路图案以及多个拟画素图案，且每一个拟画素图案与每一个画素图案对应接合。本发明可降低曝光制程时所需曝光次数，减少因曝光接合所产生的痕迹，有效减少因多次曝光制程间若接合不佳而导致辉度不均匀问题。
文档编号G03F1/00GK1591773SQ0315597
公开日2005年3月9日 申请日期2003年8月28日 优先权日2003年8月28日
发明者郭泰裕, 林东村, 曾旭平 申请人:友达光电股份有限公司