专利名称：薄膜电晶体阵列及其制造方法
技术领域：
本发明关于一种适用于液晶显示器制造过程中的薄膜电晶体阵列及其制造方法。
背景技术：
公知液晶显示器用薄膜电晶体(TFT)的制造流程如图1a-1e所示。首先如图1a所示，在已形成开关元件11的基板10上涂布厚度t1的有机材料，以形成绝缘层或保护层12。接着如图1b所示，在保护层12上涂布厚度t2的光阻层13，并于光阻层13定义出所需图样。之后，如图1c所示，以光阻层13为幕罩对保护层12进行蚀刻，以形成画素电极与汲极电极的接触孔14。然后移除光阻层13，如图1d所示。最后如图1e所示，再沈积铟锡氧化层，以形成画素电极15。
于上述制造过程中，当以光阻层13为幕罩对保护层12进行蚀刻以形成接触孔14时，因一般光阻与有机材料对蚀刻剂O2/SF6或O2/CF4的蚀刻选择比相近，故必须使光阻层13的厚度t2大于保护层12的厚度t1，以完整保留光阻层13下方的保护层12，防止蚀刻剂在接触孔14形成完成之前，先将光阻层13完全移除，随后又继续破坏保护层12。但此光阻层所需厚度较一般黄光制作过程的光阻厚，因而需要较长的曝光及烘烤时间，且使制作过程时间拉长，生产率降低。除此之外，当光阻层13被移除之后，保护层12便曝露于空气中，此时因保护层12的有机材料属于易吸水材料，故必须在极短时间内进行铟锡氧化层15沈积，以防止其吸入过多水分而影响元件性能，此需求在生产线上亦增加许多人力及生产机台调度的负担。
发明内容
本发明的主要目的是在提供一种制造薄膜电晶体阵列的方法，以便能缩短制作过程时间，提高生产效率，减少制作过程限制，减轻生产线上人力及生产机台调度的负担。
本发明另一主要目的是在提供一种薄膜电晶体阵列，以便能缩短制作过程时间，提高生产效率，减少制作过程限制，减轻生产线上人力及生产机台调度的负担。
为实现上述目的，本发明提供的一种制造薄膜电晶体阵列的方法，包括以下步骤(A)提供一表面形成有复数个开关元件的基板；(B)于该基板上形成一保护层；(C)于该保护层上形成一感光层，其中该感光层的介电常数小于4.0；(D)于该感光层及该保护层分别形成复数个对应该开关元件的贯穿孔(via)及接触孔；(E)于该基板上形成复数个与该接触孔重叠的画素电极。
所述的制造薄膜电晶体阵列的方法，其中该开关元件为具有一闸极电极、一汲极及一源极的电晶体元件。
所述的制造薄膜电晶体阵列的方法，其中该保护层与该感光层的形成方法无限制，可为一般公知的高分子成膜方法，较佳为旋涂法(Spincoating)。
所述的制造薄膜电晶体阵列的方法，其中该保护层的材质为benzocyclpbutene(BCB)、丙烯酸树脂(Acrylic resin)或聚亚醯胺(polyimide)，较佳为benzocyclpbutene(BCB)。
所述的制造薄膜电晶体阵列的方法，其中该感光层的材质为有机硅聚合物或无机硅聚合物。
所述的制造薄膜电晶体阵列的方法，其中该贯穿孔是于该感光层上欲形成该贯穿孔之处以一光罩及一光源曝光，而后显影、蚀刻该已曝光的该感光层形成。
所述的制造薄膜电晶体阵列的方法，其中该贯穿孔侧边与底面的夹角较佳为大于120°，更佳为介于120°至170°之间。
所述的制造薄膜电晶体阵列的方法，其中该感光层的厚度介于0.5至3.0μm之间。
所述的制造薄膜电晶体阵列的方法，其中该画素电极为溅镀(sputtering)沈积的铟锡氧化物(ITO)。
为实现上述目的，本发明提供的一种薄膜电晶体阵列，包括一表面形成有复数个开关元件的基板；一位于该开关元件上的保护层；一位于该保护层上的感光层，其中该感光层的介电常数小于4.0；复数个位于该感光层及该保护层、且对应该开关元件的贯穿孔(via)及接触孔；复数个位于该感光层上且与该接触孔重叠的画素电极。
所述的薄膜电晶体阵列，其中该开关元件为具有一闸极电极、一汲极及一源极的电晶体元件。
所述的薄膜电晶体阵列，其中该保护层与该感光层的形成方法无限制，可为一般公知的高分子成膜方法，较佳为旋涂法(Spin Coating)。
所述的薄膜电晶体阵列，其中该保护层的材质为benzocyclpbutene(BCB)、丙烯酸树脂(Acrylic resin)或聚亚醯胺(polyimide)，较佳为benzocyclpbutene(BCB)。
所述的薄膜电晶体阵列，其中该保护层的厚度介于2至4μm之间。
所述的薄膜电晶体阵列，其中该感光层的材质为有机硅聚合物或无机硅聚合物。
所述的薄膜电晶体阵列，其中该感光层的厚度介于0.5至3.0μm之间。
所述的薄膜电晶体阵列，其中该贯穿孔侧边与底面的夹角较佳为大于120°，更佳为介于120°至170°之间。
所述的薄膜电晶体阵列，其中该画素电极的材质为铟锡氧化物(ITO)。
本发明以感光性的低介电材料取代一般光阻，利用其定义出保护层所需的图样，且因其具有低介电常数，不致增加寄生电容，故可不需将其去除，可免除一道光阻去除程序。除此的外，其涂布厚度可小于保护层厚度，一般约介于0.5至3.0μm即可，故可大为缩短曝光及烘烤时间，提高生产效率。另外，此感光层的吸湿性较小，因此亦可免除画素电极沈积前的存放时间(Q-time)限制，减轻生产线上人力与生产机台调度的负担。
图1a至图1e是公知制造薄膜电晶体阵列的方法的流程图；
图2a至图2d是本发明一较佳实施例制造薄膜电晶体阵列的方法的流程图；图3a至图3c是本发明一较佳实施例形成贯穿孔的方法的流程图。
具体实施例方式
请参见图2a至图2d，为本发明一较佳实施例制造薄膜电晶体阵列的方法的流程图。首先提供一表面形成有复数个开关元件110的基板100，开关元件110的形成方法可为一般公知的方法，例如先于基板100上形成闸极电极111，接着在基板100上沈积一层覆盖闸极电极111的绝缘层112，之后于绝缘层112上的闸极电极111上方依序形成半导体层113及欧姆接触层114，最后在欧姆接触层114上溅镀一层金属层，并于金属层形成分离的源极115及汲极116，即完成开关元件110的制作。接着，以旋涂法(Spin coating)或其他公知的高分子成膜方法涂布一层BCB材质的保护层120，即形成如图2a所示的结构。之后，如图2b所示，于保护层120上涂布形成感光层130，并形成贯穿孔131。感光层130的材质为具有感光性的低介电常数材料，较佳为一种有机硅聚合物或无机硅取合物，且更佳地其介电常数为小于4.0。贯穿孔131的形成方法可以是一般常用的黄光制作过程技术，而为使最终形成的薄膜电晶体具较佳结构，因此贯穿孔131的侧壁不可过于陡峭，以免后续沈积薄膜覆盖不良，产生接触不良或中断的问题。本发明可采用半色调(Half-tone)方法或如图3a至3c所示的二次曝光的方式来形成下窄上宽的贯穿孔131，使贯穿孔131侧边与底面的夹角θ大于120°，较佳为介于120°至170°之间，以利后续薄膜沈积于贯穿孔131下方的接触孔内，其形成方法如下所述。
如图3a所示先进行第一次曝光，第一次曝光设定的制作过程参数为光罩尺寸d1与曝光能量E1，接着进行如图3b所示的第二次曝光，其制作过程参数为光罩尺寸d2与曝光能量E2，且d1＞d2，E1＜E2，于是便形成如图3c所示的图样结构。随后，如图2c所示，先使感光的感光层显影，再以乾蚀刻方式蚀刻感光层130及保护层120，以形成贯穿孔131及接触孔132。最后再以溅镀(sputtering)方式沈积铟锡氧化物(ITO)薄膜，并经涂布光阻、曝光显影及蚀刻等制作过程，而于基板100、贯穿孔131及接触孔132上定义出如图2d所示的画素电极140，即完成薄膜电晶体(TFT)阵列的制造。
上述实施例仅是方便说明而举例而已，本发明所主张的权利范围自应以根据权利要求所述为准，而非仅限于上述实施例。
权利要求
1.一种制造薄膜电晶体阵列的方法，其特征在于，包括以下步骤(A)提供一表面形成有复数个开关元件的基板；(B)于该基板上形成一保护层；(C)于该保护层上形成一感光层，其中该感光层的介电常数小于4.0；(D)于该感光层及该保护层分别形成复数个对应该开关元件的贯穿孔(via)及接触孔；(E)于该基板上形成复数个与该接触孔重叠的画素电极。
2.根据权利要求1所述的制造薄膜电晶体阵列的方法，其特征在于，其中该开关元件为具有一闸极电极、一汲极及一源极的电晶体元件。
3.根据权利要求1所述的制造薄膜电晶体阵列的方法，其特征在于，其中该保护层与该感光层的形成方法为旋涂法。
4.根据权利要求1所述的制造薄膜电晶体阵列的方法，其特征在于，其中该保护层的材质为benzocyclpbutene、丙烯酸树脂或聚亚醯胺。
5.根据权利要求1所述的制造薄膜电晶体阵列的方法，其特征在于，其中该感光层的材质为有机硅聚合物或无机硅聚合物。
6.根据权利要求1所述的制造薄膜电晶体阵列的方法，其特征在于，其中该贯穿孔是于该感光层上欲形成该贯穿孔之处以一光罩及一光源曝光，而后显影、蚀刻该已曝光的该感光层形成。
7.根据权利要求6所述的制造薄膜电晶体阵列的方法，其特征在于，其中该贯穿孔侧边与底面的夹角介于120°至170°之间。
8.根据权利要求1所述的制造薄膜电晶体阵列的方法，其特征在于，其中该感光层的厚度介于0.5至3.0μm之间。
9.根据权利要求1所述的制造薄膜电晶体阵列的方法，其特征在于，其中该画素电极为溅镀沈积的铟锡氧化物。
10.一种薄膜电晶体阵列，其特征在于，包括一表面形成有复数个开关元件的基板；一位于该开关元件上的保护层；一位于该保护层上的感光层，其中该感光层的介电常数小于4.0；复数个位于该感光层及该保护层、且对应该开关元件的贯穿孔及接触孔；复数个位于该感光层上且与该接触孔重叠的画素电极。
11.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该开关元件为具有一闸极电极、一汲极及一源极的电晶体元件。
12.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该保护层与该感光层的形成方法为旋涂法。
13.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该保护层的材质为benzocyclpbutene、丙烯酸树脂或聚亚醯胺。
14.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该保护层的厚度介于2至4μm之间。
15.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该感光层的材质为有机硅聚合物或无机硅聚合物。
16.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该感光层的厚度介于0.5至3.0μm之间。
17.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该贯穿孔侧边与底面的夹角介于120°至170°之间。
18.根据权利要求10所述的薄膜电晶体阵列，其特征在于，其中该画素电极的材质为铟锡氧化物。
全文摘要
一种制造薄膜电晶体(TFT)阵列的方法，包括以下步骤首先提供一表面形成有复数个开关元件的基板；接着于基板上形成一保护层；之后于保护层上形成一感光层，其中该感光层的介电常数小于4.0；随后于感光层及保护层分别形成复数个对应于开关元件的贯穿孔(via)及接触孔；最后于基板上形成复数个与该接触孔重叠的画素电极。本发明还涉及由上述方法制造的薄膜电晶体列阵。
文档编号H01L21/00GK1591771SQ0315504
公开日2005年3月9日 申请日期2003年8月26日 优先权日2003年8月26日
发明者林惠芬, 黄国有 申请人:友达光电股份有限公司