专利名称：具有低电阻的半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，具体地，涉及一种具有低电阻金属-多晶硅栅极电极的半导体器件及其制造方法。
背景技术：
在集成半导体器件中具有并且继续朝向增加封装密度、更高的工作频率和更低工作电压的趋势。随着这些趋势的继续，形成在芯片上的图案的部件尺寸以及形成的图案之间的间隔变得更小了。在过去，多晶硅是用于形成和互连独立元件的非常有用的材料，例如用于形成栅极电极。然而，随着图案尺寸的减小，互连的电阻变得日益重要了。因为多晶硅具有较高的电阻，随着图案尺寸继续下降，相比在具有较大图案尺寸的较早电路中，多晶硅互连具有相对更高的RC(电阻-电容)时间延迟和IR(电流-电阻)压降。
因此，具有与多晶硅特性相似的特性而又具有比多晶硅电阻低的电阻的多晶化物(polycide)结构变得日益普遍。使用多晶化物结构的一种方法是具有由难熔金属硅化物例如在掺杂多晶硅层上的硅化钛或硅化钨组成的多层结构。这样的结构已经用于互连和形成元件，例如VLSI电路的栅极电极。然而，硅化钨的电阻率大约是100μΩ-cm，还是相当高的，并且需要进一步降低栅极电极的电阻率，以形成令人满意的四分之一微米以下的超大规模集成(ULSI)电路。
因此近来工业转向钨-多晶硅(下文，简称为“W-poly”)栅极结构，因为W-poly栅极结构具有大约10μΩcm的电阻率，比现有的多晶硅或多晶化物栅极电极低。
图1是具有W-poly栅极结构的现有金属氧化物半导体(MOS)晶体管的截面图。在硅衬底10上形成栅极介质层12。在栅极介质层12上形成栅极叠层20，其包括掺杂多晶硅层14、阻挡层16以及钨(W)层18。在栅极叠层20上形成氮化硅(SiN)的栅极盖层22。因为在公知的硅化工艺中在600℃的低温下钨与硅(Si)反应，所以有必要在W层18和多晶硅层14之间形成高性能的扩散阻挡层16以防止这样的硅化。氮化钛(TiNX)和氮化钨(WNX)都是用于扩散阻挡层16的后选材料以避免W层18的硅化。
在现有的后-栅极蚀刻工艺中，干或湿氧化(即，选择性氧化)用于消除蚀刻损伤和提高栅极介质强度。从而，包括金属材料(W和阻挡材料)的所有栅极材料要经受这种氧化。在选择性氧化条件下，W基材料将不被氧化。然而，如果阻挡层16是TiNX，TiNX层能被氧化，从而能导致W层18的脱离(lift-off)。因此，从低电阻率和工艺集成度的观点来看，优选没有TiNX的W-poly栅极电极。
使用WNX作为阻挡层16时也存在问题。当由WNX形成阻挡层16时，在WNX阻挡层16的淀积期间氮(N2)流向多晶硅层14。这引起氮与多晶硅层14反应，以在WNX阻挡层16和多晶硅层14之间形成高电阻SiN基绝缘层。此外，在选择性氧化工艺期间，氧化剂扩散到WNX阻挡层16和多晶硅层14之间的界面中，从而形成绝缘层，例如氧氮化硅层。这引起甚至更大的电阻，这依次增加在W层18和多晶硅层14之间的接触电阻(Rc)。
如上所述的，要避免电阻增加，因为增加的电阻引起较高的RC延迟，这依次引起存储器件中的tRCD(Ras至CAS的延迟时间)失效，从而使最终元件的合格率和工作速度恶化。
本发明的实施例致力于解决现有技术中的这种或其它的局限性。
发明内容
本发明的主要目的在于提供一种具有低电阻金属-多晶硅栅极电极的半导体器件，可以增加半导体器件的集成度。
本发明的另一目的在于提供一种半导体器件的制造方法，通过防止形成在现有方法产生栅极叠层时出现的高电阻材料来获得低电阻，从而解决上述现有技术的问题。
为了解决上述技术问题，根据本发明的一方面，提供一种半导体器件，其包括形成在半导体衬底上的电介质层、形成在电介质层上的多晶硅层、形成在多晶硅层上的界面反应阻挡层、形成在界面反应阻挡层上的阻挡层、以及形成在阻挡层上的金属层，其中界面反应阻挡层被构造用于阻止多晶硅层与阻挡层之间的反应。
在一实施例中，该半导体器件的金属层包括钨，阻挡层包括氮化钨，界面反应阻挡层包括金属硅化物。
根据本发明的另一方面，提供一种MOS晶体管，其包括形成在半导体衬底上的栅极介质层、以及形成在栅极介质层上的栅极叠层，其中该栅极叠层具有淀积在栅极介质层上的多晶硅层、淀积在多晶硅层上的界面反应阻挡层、淀积在界面反应阻挡层上的氮化钨阻挡层以及淀积在阻挡层上的钨层。
在一实施例中，该MOS晶体管的界面反应阻挡层包括硅化钨。该MOS晶体管还包括淀积在金属层上的栅极盖层。
根据本发明的又一方面，提供一种半导体器件的制造方法，该方法包括在半导体衬底上形成电介质层；在电介质层上形成多晶硅层；在多晶硅层上形成界面反应阻挡层；在界面反应阻挡层上形成金属氮化物阻挡层；以及在金属氮化物阻挡层上形成金属层。
在一实施例中，形成金属层包括形成钨层，形成金属氮化物阻挡层包括形成氮化钨阻挡层。
在一实施例中，形成界面反应阻挡层包括形成金属硅化物层。形成金属硅化物层的方法包括通过溅射、化学气相淀积(CVD)、原子层淀积(ALD)工艺在多晶硅层上淀积第一金属层；以及在氮气气氛中在大约850℃的温度加热处理第一金属层以引起第一金属层与多晶硅层反应以形成金属硅化物层。替代地，形成金属硅化物层的方法包括通过溅射、CVD、ALD工艺在多晶硅层上淀积金属硅化物层。
在一实施例中，形成界面反应阻挡层、形成阻挡层以及形成金属层都是原位(in-situ)或离位(ex-situ)执行的。
根据本发明的又一方面，提供一种MOS晶体管的制造方法，该方法包括在半导体衬底上形成栅极介质层；在介质层上形成多晶硅层；在多晶硅层上形成界面反应阻挡层；在界面反应阻挡层上形成氮化钨阻挡层；以及在阻挡层上形成钨层。
在一实施例中，形成界面反应阻挡层包括形成硅化钨层。替代地，形成界面反应阻挡层包括通过溅射、CVD、ALD工艺在多晶硅层上淀积第一钨层，以及在超过600℃的温度加热处理第一钨层以便引起第一钨层与多晶硅层反应以形成硅化钨层。替代地，形成界面反应阻挡层包括通过溅射、CVD、ALD工艺淀积硅化钨层，在ALD工艺中，交替地化学吸附(chemisorb)钨层和硅层以形成硅化钨层。
在一实施例中，形成界面反应阻挡层、形成阻挡层以及形成钨层都是原位或离位执行的。
在一实施例中，该方法还包括对钨层、阻挡层、界面反应阻挡层和多晶硅层构图以形成栅极电极；以及选择性地氧化栅极电极和衬底。该方法还包括在构图步骤之前在钨层上形成栅极盖层。
根据本发明的又一方面，提供一种半导体器件，其包括具有形成在其上的电介质层的衬底、淀积在电介质层上的多晶硅层、形成在多晶硅层上方的金属层、形成在多晶硅层和金属层之间的阻挡层、以及形成在多晶硅层和金属层之间的附加层，其中附加层不同于阻挡层并且被构造用于阻止形成阻挡层时的化学反应。
在一实施例中，该化学反应的一种是形成较高电阻层。附加层也被构造成用于阻止氧化剂扩散到阻挡层和多晶硅层之间的界面处。附加层是形成在多晶硅层和阻挡层之间的硅化钨层。阻挡层是形成在硅化钨层上的氮化钨层。金属层是钨层。
在一实施例中，该器件还包括形成在钨层上方的氮化硅层。
根据本发明的又一方面，提供一种半导体器件的形成方法，该方法包括在半导体衬底上形成电介质层；形成淀积在电介质层上的多晶硅层；在多晶硅层上形成硅化钨层；在硅化钨层上淀积氮化钨层；以及在氮化钨层上淀积钨层。
在一实施例中，形成硅化钨层包括淀积硅化钨层。替代地，形成硅化钨层包括在多晶硅层上形成钨层；以及通过在氮气气氛中或在空气中或在真空中加热处理在多晶硅层上的钨层使钨层转化成硅化钨层。
根据本发明的又一方面，提供一种半导体接触结构，该结构包括多晶硅层、淀积在多晶硅层上的电介质层、形成在电介质层中的接触孔、淀积在电介质层上方和接触孔中的界面反应阻挡层、淀积在界面反应阻挡层上的第二阻挡层、以及形成在第二阻挡层上方的第二金属互连层，其中界面反应阻挡层邻近在接触孔中的多晶硅层。
在一实施例中，界面反应阻挡层主要包括硅化钨。
根据本发明的又一方面，提供一种在半导体衬底上形成接触结构的方法，该方法包括形成其中具有接触孔的层间介质层，该接触孔露出形成在衬底上的多晶硅层；在层间介质层上和接触孔中形成界面阻挡层，该界面阻挡层邻近在接触孔中的多晶硅层；在界面阻挡层上形成第二阻挡层；以及在第二阻挡层上形成互连层。
在一实施例中，形成其中具有接触孔的层间介质层包括在半导体衬底上形成层间介质层；在层间介质层中产生接触孔；以及在层间介质层的接触孔中形成多晶硅层。替代地，形成其中具有接触孔的层间介质层包括在半导体衬底上形成多晶硅层；对多晶硅层构图以形成多晶硅线；在衬底和多晶硅线的上方形成层间介质层；以及在多晶硅线处的层间介质层中产生接触孔。
根据本发明实施的金属-多晶硅叠层，在多晶硅层和金属-氮化物阻挡层之间形成的界面反应阻挡层抑制了在淀积金属-氮化物层期间形成高电阻非晶(或绝缘)层，并且阻止了在用于消除蚀刻损伤的后续选择性氧化工艺期间氧化剂的界面反应。因此，与现有技术相比较，减少了接触电阻，能够形成满足目前和未来tRCD要求的存储器件。
从下面给出的详细描述和从本发明实施例的附图将更充分地理解本发明，然而，附图将不把本发明限制在具体的实施例中，而是为了更容易解释和理解本发明。
图1是具有W-poly栅极结构的现有MOS晶体管的截面示意图；图2是根据本发明实施例的具有金属-多晶硅栅极结构的MOS晶体管的截面图；图3A、3B、3C和3D是根据本发明实施例的图2所示的MOS晶体管的制造方法的截面示意图；图4是根据本发明另一实施例的W-poly金属接触结构的截面示意图；图5是现有W-poly接触结构的接触电阻与根据本发明实施例的W-poly接触结构的接触电阻的比较图。
具体实施例方式
在接下来的详细描述中，阐述许多具体的细节以便提供本发明详尽的理解。然而，本领域技术人员应该理解本发明可以不用这些具体细节来实行。在其它例子中，将不详细地描述已公知的方法、过程、元件和工艺，而不至于使本发明的阐述不清楚。
本发明的实施例针对具有低电阻的栅极叠层的MOS晶体管以及形成这种晶体管的方法。通过防止形成高电阻材料来获得这种低电阻，当用现有方法产生栅极叠层时典型地出现该高电阻材料。
图2是根据本发明实施例的具有金属-多晶硅栅极结构的MOS晶体管的截面图。参考图2，晶体管120形成在半导体衬底100上并且通过场区域(未示出)与其它电子元件(未示出)隔离。晶体管120具有有源源极/漏极区116和栅极叠层112。
栅极介质层102使栅极叠层112和衬底100分开。在图2中所示的栅极叠层112包括形成在栅极介质层102上的掺杂多晶硅层104、形成在多晶硅层104上的界面反应阻挡层106、形成在界面反应阻挡层106上的阻挡层108以及形成在阻挡层108上的金属层110。由例如氮化硅(SiN)形成的栅极盖层114可以形成在栅极叠层112的顶部。栅极盖层114不仅防止在任何后续高温退火处理期间金属层110的氧化，还能起用于构图栅极叠层112的硬掩模的作用。
阻挡层108是由例如氮化钨(WNX)的金属氮化物形成的，并且用于阻止多晶硅层104和金属层110之间的反应。多晶硅层104和金属层110之间的反应不可接受地增加了栅极结构112的方阻。优选地，在阻挡层108的金属氮化物中使用的金属与金属层110中的材料相同。一种这样合适的金属是钨(W)；然而可以选择地使用其它金属。
界面反应阻挡层106是由例如硅化钨(WSiX)的金属硅化物形成的，其抑制在金属氮化物阻挡层108的淀积期间形成高电阻绝缘层例如氮化硅。此外，在用于消除在栅极介质层102和衬底100上的蚀刻损伤的后续选择性氧化工艺期间，界面反应阻挡层106阻止氧化剂扩散进入金属氮化物阻挡层108和多晶硅层104之间的界面。这样阻止了形成例如SiON(氧氮化硅)的绝缘层，该绝缘层可通过阻挡层108中的氮、多晶硅层104中的硅原子与扩散的氧化剂之间的反应形成。
现在参考图3A至3D描述金属-多晶硅栅极叠层112的形成方法。参考图3A，在半导体衬底100上形成大约10～100厚度的栅极介质层102。一种用于形成栅极介质层的方法是通过热氧化。栅极介质层102可包括氧化硅(SiOX)或氧氮化硅(SiOXNy)。
通过例如在栅极介质层102上执行CVD(化学气相淀积)工艺，在栅极介质层102上淀积大约100～2000厚度的杂质掺杂的多晶硅层104。
参考图3B，在多晶硅层104上形成大约10～50厚度的界面反应阻挡层106。界面反应阻挡层106可以是由金属硅化物例如硅化钨(WSiX)形成的。
具体地，一种用于形成界面反应阻挡层106的方法包括首先在多晶硅层104上形成大约10～50厚度的第一金属层例如钨(W)。可以通过例如溅射工艺、CVD工艺或ALD工艺形成第一金属层。然后，在氮气(N2)气氛中在600℃以上的温度加热处理第一金属层，以引起第一金属层与多晶硅层反应，从而形成用于阻挡层106的金属硅化物层例如WSiX。
可选择地，金属硅化物层例如WSiX可在大约200mT的压力下、在大约300～400℃(优选360℃)的温度，通过使用六氟化钨(WF6)和甲硅烷(SiH4)气体的CVD或ALD(原子层淀积)工艺直接地淀积，从而形成界面反应阻挡层106。在使用ALD工艺的情况中，可选择性地化学吸附(chemisorb)钨(W)层和硅(Si)层以形成作为反应阻挡层106的硅化钨(WSiX)层。
参考图3C，接着形成阻挡层108。阻挡层108可以是由金属氮化物层形成的，例如通过在界面反应阻挡层106上淀积大约10～100厚度的氮化钨(WNX)形成。例如，可以利用溅射工艺、CVD工艺或ALD工艺淀积金属氮化物层。在溅射工艺中，例如，在大约15mT的压力下、大约750W的DC功率、33sccm的N2流速以及大约150℃的温度下淀积WNX层。
当形成阻挡层108时，界面反应层106阻止高电阻SiN基绝缘层的形成，如果来自金属氮化物阻挡层108的氮(N2)将与多晶硅层104中的硅反应，那么可能产生该高电阻SiN基绝缘层。
参考图3D，例如使用溅射工艺、CVD工艺或ALD工艺，通过在阻挡层108上淀积大约100～1000厚度的金属层来形成金属层110，例如钨(W)。例如，可在大约4mT的压力下、大约2kW的DC功率以及大约150℃的温度下使用溅射工艺淀积钨(W)层。
优选地，可原位执行形成界面反应阻挡层106、阻挡层108以及金属层110，也就是，在不破坏真空的单个反应室内执行。
接下来，在金属层110上淀积氮化硅以形成栅极盖层或栅极硬掩模114。栅极盖层114形成足够的厚度以阻止在任何后续高温退火处理中金属层110的氧化。
在进行上述工艺后，使用光刻工艺对栅极盖层114、金属层110、阻挡层108、界面反应阻挡层106以及多晶硅层104构图以形成金属-多晶硅栅极叠层(图2中的112)。
然后，在H2O/H2气氛中在大约600～1000℃的温度执行选择性氧化，从而氧化多晶硅层104的垂直边缘和衬底100。选择性氧化用于消除在衬底100和栅极介质层102中的蚀刻损伤，从而改善栅极氧化物完整性(GOI)。在选择性氧化期间，界面反应阻挡层106例如WSiX阻止氧化剂向多晶硅层104和金属氮化物阻挡层108之间的界面扩散，否则会形成高电阻绝缘层。
继续后续工艺以形成源极/漏极区(图2中的116)、互连(未示出)等。
图4是根据本发明其它实施例的W-poly金属接触结构的截面图。参考图4，在衬底200上形成多晶硅层图案202。在一个例子中，使用CVD基工艺在衬底200上淀积大约1000厚度的磷掺杂多晶硅层作为第一金属互连层。然后，使用光刻胶图案作为蚀刻掩模对该层构图以形成多晶硅层图案202。
接着，在多晶硅层图案202和衬底200上淀积介质层例如高密度等离子氧化物层，从而形成金属间介质层(IMD)204。通过光刻工艺，选择性地蚀刻掉IMD层204以形成通孔206，其用于暴露多晶硅层图案202的一部分。例如，通孔206能具有大约0.34μm的直径。
然后，形成大约30～50厚度的硅化钨(WSiX)的界面反应阻挡层208。例如，界面反应阻挡层208在通孔206外部的IMD层204上能具有大约50的厚度，而在通孔206的底部表面上具有仅大约30的厚度。
形成WSiX的界面反应阻挡层208的优选步骤是首先，通过执行溅射工艺、CVD工艺或ALD工艺，在多晶硅层图案202和衬底200上淀积钨(W)层到合适的厚度。然后，在氮气(N2)气氛中在大约850℃的温度用大约40分钟执行钨层的加热处理，以引起钨层与下面的多晶硅图案202中的硅反应。该反应形成硅化钨层(WSiX)。
可选择地，可在大约200mT的压力下、在大约300～400℃(优选360℃)的温度，使用六氟化钨(WF6)和甲硅烷(SiH4)气体作为源气体，通过执行CVD或ALD工艺淀积硅化钨(WSiX)层。
此后，在界面反应阻挡层208上淀积大约50～100厚度的氮化钨(WNX)层以形成阻挡层210。例如可通过溅射、CVD或ALD工艺完成WNX阻挡层210的淀积。优选地，在大约15mT的压力下、大约750W的DC功率、33sccm的N2流速以及大约150℃的温度下通过执行溅射工艺淀积WNX阻挡层210。优选地，WNX阻挡层210具有大约40原子百分数的氮的含量。
在淀积WNX阻挡层210期间，界面反应阻挡层208阻止形成高电阻SiN基绝缘层，如果WNX阻挡层210的氮(N2)在界面处与多晶硅层图案202中的暴露的硅反应，那么会产生该高电阻SiN基的绝缘层。
回过来参考图4，接着，通过进行溅射、CVD或ALD工艺，在WNX阻挡层210上淀积大约300～500厚度的第二金属互连层，例如钨(W)层212，从而完成W-poly接触结构。优选地，在大约4mT的压力下、大约2kW的DC功率以及大约150℃的温度下，通过进行溅射工艺淀积钨(W)层212。还优选地，原位执行形成界面反应阻挡层208、WNX阻挡层210以及钨层212的工艺。
接触电阻的测量为执行接触电阻的测量，制造和测量两种W-poly接触结构。参考图4所描述的形成第一结构，以及除省略界面反应阻挡层208以外，第二结构形成与第一结构相同。针对第一和第二结构测量接触电阻。
图5是第一和第二W-poly接触结构的接触电阻的示意图。在图中，水平轴表示所观测到的接触电阻Rc(以Ω/接触表示)并且垂直轴表示Rc分布。编号为510、520、530、540、550和560的图上的六条图线显示对于不同接触的测量电阻。
在图5的图中，图线540、550和560(对应于标记▲、■和●)显示现有W/WNX/Poly接触结构。图线550示出了在W层淀积后没有执行退火处理而形成的接触的所测量的接触电阻。图线540示出了在W层淀积后在大约850℃的温度用不超过大约40分钟的时间进行N2退火处理而形成的接触的接触电阻。图线560示出了包括与普通W栅极工艺一样在熔炉内在850℃的温度执行选择性氧化形成的接触的接触电阻。
图线510、520和523(对应于标记、◆和)显示符合本发明实施例的由W/WNX/WSiX/Poly接触结构构成的测量，其中通过淀积和加热处理钨层形成WSiX层。图线510示出了在W层淀积后在850℃的温度不超过40分钟的进行N2退火处理而形成的接触的测量的接触电阻。图线520示出了在N2退火处理后在熔炉内在850℃的温度通过快速热处理(RTP)完成选择性氧化而形成的接触的接触电阻。图线530示出了在N2退火处理后在熔炉内850℃的温度下在熔炉内完成选择性氧化而形成的接触的接触电阻。
参考图5，图线550示出了对于没有执行退火工艺的现有W/WNX/Poly接触结构，测量的接触电阻大约为500MΩ/接触。当执行N2退火后，如在图线540中所示例的，接触电阻降低到大约100MΩ/接触。这种电阻降低最可能发生的原因是，因为保留在多晶硅层104(图2)的表面上的原氧化层或在WNX/Poly层(图2中的104、106)之间的界面上产生的非晶层可能通过N2退火工艺被部分除去。特别地，当在熔炉中执行选择性氧化时，接触电阻(如图线560所示例的)增加到几GΩ/接触。这种发生的原因是从氧化产生的氧化剂扩散进WNX/Poly层(图2中的104、106)之间的界面中并且形成绝缘层，例如SiOX。从而由于接触的高电阻，在接触结构中可能有非常小的电流流动。
相反，因为在WNX淀积期间，WSiX层阻止了在WNX/Poly层之间的界面处形成非晶层(或绝缘层)，当通过执行N2退火W/WNX/WSiX/Poly接触结构(图2中的110、108、106、104)形成接触时，可获得大约200kΩ/接触的较低的接触电阻(如图线510所示)。类似地，当执行RTP(快速热处理)选择性氧化时，接触电阻的增加(如图线520所示)是相对不显著的。有趣地是，当在熔炉中执行选择性氧化工艺而形成接触时，接触电阻(如图线530所示)增加到具有图线520所示电阻的接触(RTP选择性氧化)的大约10倍，但是当与图线560所示的接触的电阻(用熔炉选择性氧化的现有接触结构)比较时，仍然减少大约500倍或更多。产生该结果是原因是，WSiX层(图2中的106)阻止了氧化剂扩散到WNX/Poly层(图2中的108、104)之间的界面，从而阻止了形成绝缘层例如SiONX。
根据本发明实施的金属-多晶硅叠层，在多晶硅层和金属-氮化物阻挡层之间形成的界面反应阻挡层抑制了在淀积金属-氮化物层期间形成高电阻非晶(或绝缘)层，并且阻止了在用于消除蚀刻损伤的后续选择性氧化工艺期间氧化剂的界面反应。因此，当与现有接触比较时，在金属-氮化物层和多晶硅层之间的金属硅化物层的加入减少了接触电阻。减少的接触电阻使得能够形成具有金属-多晶硅栅极结构的存储器件，以满足目前和未来tRCD要求。
另外，尽管这里给出的例子示例了结构和制造这种半导体结构实例工艺，但例如其它工艺和结构是可能的并保留在本发明的范围内。在论述了上述公开的本发明的原理后，具有不同工艺和结构的实施例和半导体器件中的其它通常变化在本领域技术人员的范围内。
本领域的技术人员可以认识到在这里描述的不同半导体器件可以以许多不同的变化实行。因此，尽管这里具体示例和描述了各种实施例，可以意思到本发明的修改和各种变化被上述的构思所覆盖并在附加权利要求的范围内，不脱离发明的精神和保护范围。
权利要求
1.一种半导体器件，包括电介质层，形成在半导体衬底上；多晶硅层，形成在该电介质层上；界面反应阻挡层，形成在该多晶硅层上，该界面反应阻挡层被构造用于阻止该多晶硅层与后续形成在该界面反应阻挡层上的材料层间的反应；阻挡层，形成在该界面反应阻挡层上；以及金属层，形成在该阻挡层上。
2.根据权利要求1所述的半导体器件，其中该金属层包括钨。
3.根据权利要求1所述的半导体器件，其中该阻挡层包括氮化钨。
4.根据权利要求1所述的半导体器件，其中该界面反应阻挡层包括金属硅化物。
5.一种金属氧化物半导体晶体管，包括栅极介质层，形成在半导体衬底上；以及栅极叠层，形成在该栅极介质层上，该栅极叠层具有淀积在该栅极介质层上的多晶硅层、淀积在该多晶硅层上的界面反应阻挡层、淀积在该界面反应阻挡层上的氮化钨阻挡层以及淀积在该阻挡层上的钨层。
6.根据权利要求5所述的金属氧化物半导体晶体管，其中该界面反应阻挡层包括硅化钨。
7.根据权利要求5所述的金属氧化物半导体晶体管，还包括淀积在该金属层上的栅极盖层。
8.一种半导体器件的制造方法，包括在半导体衬底上形成电介质层；在该电介质层上形成多晶硅层；在该多晶硅层上形成界面反应阻挡层；在该界面反应阻挡层上形成金属氮化物阻挡层；以及在该金属氮化物阻挡层上形成金属层。
9.根据权利要求8所述的方法，其中形成金属层包括形成钨层。
10.根据权利要求8所述的方法，其中形成金属氮化物阻挡层包括形成氮化钨阻挡层。
11.根据权利要求8所述的方法，其中形成界面反应阻挡层包括形成金属硅化物层。
12.根据权利要求11所述的方法，其中形成金属硅化物层包括在该多晶硅层上淀积第一金属层；以及加热处理该第一金属层以引起该第一金属层与该多晶硅层反应。
13.根据权利要求12所述的方法，其中淀积第一金属层包括在该多晶硅层上溅射该第一金属层。
14.根据权利要求12所述的方法，其中淀积第一金属层包括使用化学气相淀积方法在该多晶硅层上淀积该第一金属层。
15.根据权利要求12所述的方法，其中淀积第一金属层包括使用原子层淀积方法在该多晶硅层上淀积该第一金属层。
16.根据权利要求12所述的方法，其中加热处理金属层包括在氮气气氛中在大约850℃的温度加热处理该金属层。
17.根据权利要求11所述的方法，其中形成金属硅化物层包括在该多晶硅层上淀积该金属硅化物层。
18.根据权利要求17所述的方法，其中淀积金属硅化物层包括在该多晶硅层上溅射该金属硅化物层。
19.根据权利要求17所述的方法，其中淀积金属硅化物层包括使用化学气相淀积方法在该多晶硅层上淀积该金属硅化物层。
20.根据权利要求17所述的方法，其中淀积金属硅化物层包括使用原子层淀积方法在该多晶硅层上淀积该金属硅化物层。
21.根据权利要求8所述的方法，其中形成界面反应阻挡层、形成阻挡层以及形成金属层都是原位或离位执行的。
22.一种金属氧化物半导体晶体管的制造方法，包括在半导体衬底上形成栅极介质层；在该介质层上形成多晶硅层；在该多晶硅层上形成界面反应阻挡层；在该界面反应阻挡层上形成氮化钨阻挡层；以及在该阻挡层上形成钨层。
23.根据权利要求22所述的方法，其中形成界面反应阻挡层包括形成硅化钨层。
24.根据权利要求22所述的方法，其中形成界面反应阻挡层包括在该多晶硅层上淀积第一钨层；以及加热处理该第一钨层以便引起该第一钨层与该多晶硅层反应以形成硅化钨层。
25.根据权利要求24所述的方法，其中淀积第一钨层包括溅射第一钨层，用化学气相淀积方法淀积第一钨层，或者用原子层淀积方法淀积该第一钨层。
26.根据权利要求24所述的方法，其中加热处理该第一钨层包括在超过600℃的温度加热处理该第一钨层。
27.根据权利要求22所述的方法，其中形成该界面反应阻挡层包括淀积硅化钨层。
28.根据权利要求27所述的方法，其中淀积硅化钨层包括溅射硅化钨层，用化学气相淀积方法淀积硅化钨层，或者使用原子层淀积方法淀积硅化钨层。
29.根据权利要求28所述的方法，其中在使用原子层淀积工艺中，交替地化学吸附钨层和硅层以形成该硅化钨层。
30.根据权利要求22所述的方法，其中形成该界面反应阻挡层、形成该阻挡层以及形成该钨层都是原位或离位执行的。
31.根据权利要求22所述的方法，还包括对该钨层、该阻挡层、该界面反应阻挡层和该多晶硅层构图以形成栅极电极；以及选择性地氧化该栅极电极和该衬底。
32.根据权利要求31所述的方法，还包括在构图步骤之前在该钨层上形成栅极盖层。
33.一种半导体器件，包括衬底，具有形成在其上的电介质层；多晶硅层，淀积在该电介质层上；金属层，形成在该多晶硅层上方；阻挡层，形成在该多晶硅层和该金属层之间；以及附加层，形成在该多晶硅层和该金属层之间，该附加层不同于该阻挡层并且被构造用于阻止形成该阻挡层时的化学反应。
34.根据权利要求33所述的半导体器件，其中该附加层也被构造成用于阻止氧化剂扩散到该阻挡层和该多晶硅层之间的界面处。
35.根据权利要求33所述的半导体器件，其中该化学反应之一是形成较高电阻层。
36.根据权利要求33所述的半导体器件，其中该附加层是形成在该多晶硅层和该阻挡层之间的硅化钨层。
37.根据权利要求36所述的半导体器件，其中该阻挡层是形成在该硅化钨层上的氮化钨层。
38.根据权利要求36所述的半导体器件，其中金属层是钨层。
39.根据权利要求33所述的半导体器件，还包括形成在该钨层上方的氮化硅层。
40.一种半导体器件的形成方法，包括在半导体衬底上形成电介质层；形成淀积在该电介质层上的多晶硅层；在该多晶硅层上形成硅化钨层；在该硅化钨层上淀积氮化钨层；以及在该氮化钨层上淀积钨层。
41.根据权利要求40所述的方法，其中形成硅化钨层包括淀积硅化钨层。
42.根据权利要求40所述的方法，其中形成硅化钨层包括在该多晶硅层上形成钨层；以及把在该多晶硅层上的钨层转化成硅化钨层。
43.根据权利要求42所述的方法，其中把在该多晶硅层上的钨层转化成硅化钨层包括加热处理在该多晶硅层上的钨层以形成硅化钨层。
44.根据权利要求43所述的方法，其中加热处理该所得到的结构包括在氮气气氛中或在空气中加热该所得到的结构。
45.根据权利要求43所述的方法，其中加热处理该所得到的结构包括在真空中加热该所得到的结构。
46.一种半导体接触结构，包括多晶硅层；电介质层，淀积在该多晶硅层上；接触孔，形成在该电介质层中；界面反应阻挡层，淀积在该电介质层上方和该接触孔中，该界面反应阻挡层邻近在该接触孔中的该多晶硅层；第二阻挡层，淀积在该界面反应阻挡层上；以及第二金属互连层，形成在该第二阻挡层上方。
47.根据权利要求46所述的半导体接触结构，其中该界面反应阻挡层主要包括硅化钨。
48.一种在半导体衬底上形成接触结构的方法，包括形成其中具有接触孔的层间介质层，该接触孔露出形成在该衬底上的多晶硅层；在该层间介质层上和该接触孔中形成界面阻挡层，该界面阻挡层邻近在该接触孔中的该多晶硅层；在该界面阻挡层上形成第二阻挡层；以及在该第二阻挡层上形成互连层。
49.根据权利要求48所述的方法，其中形成其中具有接触孔的层间介质层包括在该半导体衬底上形成层间介质层；在该层间介质层中产生接触孔；以及在该层间介质层的接触孔中形成多晶硅层。
50.根据权利要求48所述的方法，其中形成其中具有接触孔的层间介质层包括在该半导体衬底上形成该多晶硅层；对该多晶硅层构图以形成多晶硅线；在该衬底和该多晶硅线的上方形成层间介质层；以及在该多晶硅线处的该层间介质层中产生接触孔。
全文摘要
本发明公开了一种具有低电阻的半导体器件及其制造方法，通过防止形成栅极叠层时出现高电阻材料来获得低电阻。该器件包括形成在半导体衬底上的电介质层，形成在电介质层上的多晶硅层，形成在多晶硅层上的界面反应阻挡层，形成在界面反应阻挡层上的阻挡层，以及形成在阻挡层上的金属层。其中界面反应阻挡层被构造用于阻止多晶硅层与阻挡层之间的反应。
文档编号H01L29/40GK1574398SQ0315505
公开日2005年2月2日 申请日期2003年8月26日 优先权日2003年5月29日
发明者尹宣弼, 许盛俊, 金星万, 李彰原, 具滋钦, 崔时荣 申请人:三星电子株式会社