专利名称：具有抛光和接地底面部分的半导体芯片的制作方法
技术领域：
本发明涉及一种具有适于多芯片封装结构的半导体芯片的半导体器件。
背景技术：
最近几年中，为了获得譬如便携式数字助理和数字照相机的电子装置的更小尺寸，安装在其中的电子元件需要具有更高的安装密度。特别为了在电子装置的厚度方向获得更高的安装密度，理想的是减小半导体芯片的厚度。
在用于减小半导体芯片厚度的常规技术的一个例子中，处理包括步骤在晶片上制造半导体晶体管元件、互连线路、层间(interlevel)电介质膜和保护膜，机械研磨得到的晶片的底面至想要的厚度，并分割晶片为多个具有想要厚度的半导体芯片。
然而，机械研磨处理明显降低了晶片的机械强度。降低晶片机械强度的因素包括晶片厚度的减少和譬如在机械研磨处理过程中形成在晶片底面上的擦伤之类的机械损伤。底面上的损伤最终可能生长并进入晶片内部而形成在其中的裂缝。降低半导体芯片机械强度的晶片底面的损伤降低了从晶片分割半导体芯片的成品率。
改善晶片机械强度的技术例如在专利公开文件JP-A-2000-124177中被描述，其中使用精细程度的抛光来抛光晶片的整个底面，以去除在前期机械研磨处理过程中形成在底面上的损伤。
一般地，形成包含多个堆叠芯片的多芯片封装结构的处理使用如上所述的技术，其中每个芯片被抛光至尽量小，例如100微米(μm)或更小的厚度。
在该专利公开文件中说明的技术改善了得到的半导体芯片的机械强度。然而，出现了另一个问题，即使用上面技术制造的半导体芯片存在着半导体芯片中的晶体管性能下降的问题。性能下降主要以下述方式发生。
晶片底面的机械研磨允许微量重金属被粘附在底面。因此粘附的重金属几乎不能由后续的抛光去除。根据由本发明人所做的试验显示，在机械研磨处理后粘附在晶片底面上的铜在后续的抛光后仅减少至多1×1011个原子/cm2，在底面上剩下大量重金属。由重金属引起的问题在用于半导体芯片的封装处理中出现。
将参考芯片上引线(LOC)型薄膜封装(TSOP)说明从半导体芯片制造半导体封装的封装处理。首先，一组连接LOC带的引线被粘结在半导体芯片上，该LOC带包含由树脂包覆在其两面上的绝缘薄片。随后，在半导体芯片上的这些引线和电极使用引线结合技术经由结合线连接在一起。然后，半导体芯片、结合线和引线被用于封装的热固性树脂密封。封装步骤包括以150摄氏度温度30小时和以230摄氏度温度90分钟固化LOC带上的树脂的烘烤处理，以及另一以180摄氏度温度几十分钟至数小时固化封装树脂的烘烤处理。
烘烤处理或热处理使粘附在半导体芯片底面上的重金属扩散进芯片的内部。在热处理过程中，在粘附在芯片上的重金属中，具有最高扩散率的铜沿数百个微米的距离扩散到芯片内部。这意味着，在封装步骤的热处理中，粘附在硅衬底的底面上的譬如铜之类的重金属可以达到芯片顶部表面。假如重金属达到形成在半导体芯片顶部表面附近的晶体管活性层(activelayer)，则使芯片中晶体管性能下降。
假设半导体芯片是DRAM芯片，例如，到达源/漏区的耗尽层的重金属在能带间隙内构造杂质能级，以产生结泄漏电流。较高的结泄漏电流使DRAM芯片内的存储单元的刷新性能下降。
这里需注意的是，在由包含机械研磨步骤而没有随后的抛光步骤的常规处理所制造的半导体芯片中，形成在半导体芯片底面上的譬如擦伤之类的损伤具有在其中吸收(gettering)重金属的作用。更具体而言，在封装处理的热处理期间，损伤通过其吸气作用抑制重金属在半导体芯片内的扩散。
因此，可理解的是，假如去除机械损伤的抛光处理在研磨处理后实施，去除机械损伤的抛光处理提高了具有小厚度的半导体芯片的机械强度，但是使晶体管性能降低。反之，假如在研磨处理后留下损伤而没有实施抛光处理，则损伤抑制了晶体管性能的下降，但降低了机械强度。简言之，在被用于多芯片封装结构的薄半导体芯片中，提高机械强度和抑制晶体管性能下降是一种交换。
发明内容
考虑以上方面，本发明的目的是提供一种半导体器件，该半导体器件具有改善的机械强度并能抑制由重金属扩散引起的晶体管性能的下降，该重金属在机械研磨处理期间粘附在半导体芯片的底面。
本发明提供一种包含半导体衬底的半导体器件，该半导体衬底包含具有半导体活性层的中心电路区域和包围中心电路区域的外周划线区域，外周划线区域的底面的表面粗糙度低于中心电路区域的底面的表面粗糙度。
本发明还提供一种用于制造半导体器件的方法，包括在晶片上形成多个半导体芯片，每一个芯片包含具有半导体活性层的中心电路区域和包围中心电路区域的外周划线区域；机械研磨晶片的底面以形成接地(ground)底面；和抛光接地底面的位于外周划线区域中的部分，保留接地底面的位于中心电路区域中的另一部分。
依据本发明，半导体芯片的中心电路区域的底面具有吸收重金属以防止其向中心电路区域的活性层扩散的作用，从而改善中心电路区域中的晶体管性能，而外周划线区域的底面阻止损伤生长而形成裂缝，从而改善机械强度。
根据下面说明，参考附图，本发明的上面和其他目的、特征和优点将更清楚。
图1是依据本发明第一实施例的半导体封装的截面图。
图2是图1所示的半导体芯片的放大截面图。
图3是从其底面看去的图2中半导体芯片的示意性透视图。
图4是用于制造图1中半导体封装的处理的流程图。
图5是图4所示处理的一个步骤中晶片的底视图。
图6是图4所示处理的另一个步骤中晶片的截面图。
图7是显示用于抛光图4的处理中的晶片的抛光系统的透视图。
图8是沿图7所示VIII-VIII方向看去晶片的垂直截面图。
图9是显示使用图7中的抛光系统抛光晶片的步骤的顶部俯视图。
图10是显示第一例子和第一比较例子的DRAM刷新性能下降的图表。
图11是依据本发明第二实施例的半导体封装的截面图。
图12是用于制造图11中的半导体封装的处理的流程图。
图13是在图12的处理中用于抛光晶片的另一个抛光系统的透视图。
图14A是图13所示的抛光系统中刀片的侧视图，以及图14B是在同样抛光系统中刀片的前视图。
图15是显示第二例子和第二比较例子的DRAM刷新性能下降的图表。
具体实施例方式
现在，参考附图更具体地说明本发明。
参考图1，依据本发明第一实施例的半导体封装一般由标记10表示，其包括半导体芯片11、一组通过LCO薄片12插入来粘结在半导体芯片11上的引线13、用于将半导体芯片的电极(未显示)和引线13连接在一起的多个连线14，以及在其中密封半导体芯片11及引线13的一部分和连线14的密封树脂体15。半导体封装10被配置为LOC型TSOP。暴露在密封树脂体15外的引线13的末端被弯曲以形成外部端子。密封树脂体15由热固性树脂制造。
半导体芯片11配置为DRAM芯片，如图2所示，其包含硅衬底16、形成在其上并包含多个晶体管17的半导体电路、内连接(interconnection)18和层间(interlevel)电介质膜19以及覆盖半导体电路的保护膜(未显示)。晶体管17可是MIS(金属-绝缘体-半导体)晶体管，与电容器连接并与电容器一起被例如聚酰亚胺涂层覆盖。硅衬底16中包含MIS晶体管17的源/漏区(未显示)，该源/漏区具有约10微米的深度。晶体管17和内连接18在半导体芯片11的中心电路区域21中形成，其由具有约25微米宽度的外周划线(scribe)区域22包围。
图3示意性显示半导体芯片11的底面。硅衬底16的底面具有在中心电路区域21底部的机械接地面23和在外周划线(scribe)区域22底部的抛光面24。机械接地面23具有约0.1微米的中心线(central-line)表面平均粗糙度(Ra)，而抛光面24具有约10纳米(nm)的中心线表面平均粗糙度Ra。半导体芯片11在中间区域21具有约100微米的厚度，以及在外周划线(scribe)区域22具有约98微米的厚度。包含形成在硅衬底上的晶体管17、内连接、层间电介质膜和保护膜的层状结构具有7微米的总厚度。
在本实施例的半导体封装10中，在半导体封装的封装处理的热处理期间，形成在硅衬底16中心电路区域21底部的机械接地面23阻止粘附在硅衬底16底面的重金属向源/漏区扩散。这减小了流过源/漏区p-n结的结泄漏电流，因此抑制存储单元的刷新性能的降低。形成在外周划线(scribe)区域22底部的抛光面24去除了由机械研磨引起的损伤，阻止了从外周划线(scribe)区域向中心电路区域生长的擦伤的生长。因此，半导体芯片具有改进的机械强度。
图4显示用于制造图1中半导体封装10的过程。首先，MIS晶体管17、内连接18、层间电介质膜19和保护膜被形成在硅衬底16上(步骤A1)。形成MIS晶体管17的步骤包含用于在硅衬底16顶部表面形成源/漏区的离子注入。例如，这里使用的硅晶片20具有300mm的直径。
随后，晶片20的顶部表面由保护薄片覆盖，随后机械研磨如图5所示的晶片底表面20b(步骤A2)。使用颗粒大小(粒度)约为300的研磨表面，实施作为粗研磨步骤的机械研磨，从而获得300至750微米厚的晶片20。此后，使用粒度约为200的研磨表面，实施微细机械研磨，以获得100微米厚的晶片20，该晶片20包含晶体管元件、内连接、层间电介质膜和保护膜。在从晶片20去除保护薄片后，清洁步骤被实施，使用水去除在机械研磨期间粘附在晶片底表面20b上的颗粒。
随后，晶片底表面20b接受抛光(步骤A3)。抛光步骤仅在图5中所示的晶片中的包围每个芯片中心电路区域的外周划线(scribe)区域22的底面实施。抛光步骤后晶片20b的截面图显示在图6中，其中外周划线(scribe)区域22的底面被形成为已抛光的微细表面24，中心电路区域21被保留为机械接地粗糙表面23。此后，另一个保护薄片被粘接在晶片20的底表面，随后在划线区域22处切割晶片20以获得多个图2和3中所示的芯片11(步骤A4)。
包含一组引线并粘附LOC带的引线框被维持在150摄氏度的温度，并被接合在各个半导体芯片11上，并使LOC带夹在引线和半导体芯片11之间(步骤A5)。随后，以30分钟的150摄氏度温度和90分钟的230摄氏度温度连续实施两步烘烤处理，从而硬化LOC带的树脂。然后以150摄氏度的温度实施引线接合步骤，用于通过连接线14将半导体芯片11上的电极和引线13连接在一起(步骤A6)。然后将芯片11容纳在温度保持在180摄氏度的金属腔中，并使用导入金属腔的热固性树脂密封(步骤A7)。其中容纳有芯片和树脂的金属腔被在180摄氏度的温度下保持几十分钟，以充分固化热固性树脂，来获得封装树脂体。
图7显示在抛光步骤中用于抛光晶片的抛光系统的例子。抛光系统40包含在其上安装有晶片20的晶片平台41、具有矩形抛光面的抛光垫42、在其上安装有抛光垫42的抛光头43、连接至抛光头43顶部的用于控制由抛光垫42施加在晶片20上的压力的压力控制箱44、在其上固定压力控制箱44的一对支撑件45、在其两端支撑支撑件45的台面46、一对引导台面46的导轨47和一次一小段距离经由齿轮48往复驱动台面46的驱动电动机。
当由图7中VIII-VIII所示方向看去时，图8显示抛光系统40垂直截面图0的细节。压力控制箱44包含容纳来自室50外侧的压缩空气的压缩空气供给室50，以及从压缩空气供给室50经空气供给管51供给压缩空气的气缸52，用于将抛光头43的抛光垫42向下压在晶片20上。压力控制箱44通过控制压缩空气供给室50内的压力来控制经抛光头43施加在晶片20上的压力。在本实施例中，抛光垫42由聚亚安酯(polyurethane)树脂制造，其使用干抛光技术而不使用浆体或抛光液体来抛光晶片20。抛光垫42的抛光面是具有300mm长和82微米宽的矩形。82微米宽对应于划线区域22的80微米宽加上2微米的边沿，用于在抛光垫42和晶片20间对准。
图9说明使用抛光系统40的抛光步骤，其中晶片20被安装在晶片平台41上，晶片20的底面被向上定向。抛光垫42沿抛光垫42的纵向方向以往复振荡方式移动，如双箭头53所示。抛光垫42被以40mm/sec的速度、一次10mm的距离往复移动，以获得晶片20的2微米的抛光厚度。在沿一个方向延伸的划线区域22中实施抛光步骤，然后，把晶片20旋转90度之后，在沿垂直于该方向的方向延伸的另一个划线区域22中实施抛光步骤。干抛光步骤可由湿抛光步骤代替，该湿抛光被称为化学-机械抛光，其中在抛光期间将浆体施加至晶片20的底面。
在本实施例的方法中，如上所述，在中心电路区域21底面被保留为机械-接地面的情况下，外周划线区域22的底面被抛光，中心电路区域21的底面具有在其中吸收(gettering)重金属的作用。该吸气作用阻止了在固化步骤或引线接合步骤中粘附在晶片20底面20b的重金属向硅衬底中的源/漏区扩散。这里应注意，在本实施例中抛光系统和抛光步骤均仅作为例子被说明，由此可实现多种变更和改变。
如上说明的半导体封装10的样本被作为本发明的第一个例子制造，其他样本作为第一比较例子被制造，在比较例子中在晶片20的整个底面上进行抛光处理。第一个例子和第一个比较例子的刷新性能被研究，以获得图10中的图表。第一例子和第一比较例子中刷新性能下降的的器件百分数被绘制在纵坐标上。如根据图10可明白，本发明的半导体封装10的第一例子显示刷新性能下降的百分比低到0.7％，而第一比较例子显示刷新性能下降的百分比高至约9.5％。因此，证明了本发明减小了根据本发明第一例子形成的半导体存储器刷新性能的下降。
第一例子还显示，与没有接受抛光处理的半导体封装比较，本实施例减少了由于在半导体芯片底面的抛光处理所引起的机械强度不足的半导体封装的数量。因此，本发明可提高关于机械强度的半导体封装的成品率。
本发明者研究显示，假如硅衬底具有130微米或更少的厚度，尤其是具有100微米或更少的厚度，对整个半导体芯片底面进行抛光处理的半导体封装使刷新性能下降。因此，假如硅衬底具有130微米或更少的厚度，本发明是有效的，尤其是假如硅衬底具有100微米或更少的厚度，本发明更有效。
图11显示依据本发明第二实施例的半导体封装。这个封装被配置为精细间距球网格阵列(fine-pitch ball-grid-array，FBGA)MCP30。FBGA MCP30包含FBGA衬底31、通过插入粘接带32而安装在FBGA衬底31上的第一半导体芯片33和通过插入另一粘接带34而安装在第一半导体芯片33上的第二半导体芯片35。粘接带32或34包含在其两面涂敷树脂的绝缘薄片。
形成在第一半导体芯片33和第二半导体芯片35上的电极经由接合线36连接至形成在FBGA衬底31上的电极。FBGA衬底31在其底面上安装有被配置为焊料凸块的外部端子37，该焊料凸块将被安装在譬如母板的印刷电路板上。第一和第二半导体芯片33和35、粘接带32和34以及接合线被密封在热固性树脂体38中。
第一半导体芯片33配置为DRAM芯片，而第二半导体芯片35配置为逻辑电路芯片。第一半导体芯片33具有与第一实施例中半导体芯片11相似的结构，因而第一半导体芯片33具有改善的对刷新性能下降的抑制能力和具有改善的机械强度。
图12显示用于制造图11中半导体封装30的过程。图12中的过程在图4所示用于制备第一半导体芯片33的步骤A1至A4之后。在用于制造第一半导体芯片33的图4的步骤A3中，抛光系统40由下面详述的另一个抛光系统代替。
图13以透视图显示抛光系统60。图14A和图14B分别以侧视图和前视图显示图14A的抛光系统中的圆盘刀。抛光系统60包含具有旋转轴61a的圆盘刀61、连接在圆盘刀61外周的抛光垫62、用于旋转圆盘刀61的驱动电动机63、向晶片20上供给浆体的浆体供给管64以及支撑电动机63和浆体供给管64的支撑臂。该抛光系统还包括晶片台面(未显示)，该晶片台面可沿圆盘刀61的平面方向移动。抛光垫62由无纺织物聚酯制造，且具有与外周划线区域22宽度相等的80微米的宽度。
为了抛光晶片20的底面，晶片20被安装在晶片平台上，其底面被向上定向。然后，通过浆体供给管64向晶片20上供给浆体，在抛光垫62与晶片20的底面接触的状态下旋转圆盘刀61，并且晶片平台被慢慢地沿圆盘刀61的方向移动。
在本实施例中，圆盘刀61的旋转速度是100rmp，抛光垫62施加在晶片上的压力是200克/cm2，以及晶片平台的移动速度是20毫米/秒，因而晶片20在其厚度方向以2微米的量被抛光。晶片20在晶片的一个方向被抛光后，晶片被在水平平面内旋转90度，以使抛光系统抛光沿着与所述一个方向垂直的方向延伸的划线区域。干抛光步骤可用于代替上述的使用浆体的抛光步骤。
跟随在步骤A4后，使用公知的处理制造第二半导体芯片35(步骤B1)。在将衬底的温度保持在180摄氏度时，第一半导体芯片33经由粘接带32被粘接在FBGA衬底31的顶部表面上(步骤B2)。此后，第二半导体芯片35经由粘接带34被粘接在第一半导体芯片33上(步骤B3)。
随后，在180摄氏度的衬底温度下通过使用接合线36，将第一和第二半导体芯片33和35上的电极连接至FBGA衬底31上的电极(步骤B4)。在保持温度在180摄氏度的同时，使用热固性树脂将第一和第二半导体芯片33和35以及接合线36密封在FBGA衬底31上(步骤B5)。得到的结构在同样温度下经受大约五小时的热处理，以固化粘结带32和34的树脂以及热固性树脂，从而获得半导体封装30的结构。在固化步骤后，热处理被实施以重熔FBGA衬底31的焊料凸块37，以将半导体封装安装在印刷电路板上(步骤B6)。
在本实施例的半导体封装的制造中，在用于固化粘结带32和34的树脂以及热固性树脂36的热处理、使用引线接合技术焊接电极和重熔焊料凸块的过程中，粘附在第一半导体芯片33的硅衬底底面上的重金属被阻止向硅衬底的源/漏区扩散。第二半导体芯片35还可经受外周划线区域的抛光处理，而不抛光中心电路区域。可以理解，本实施例中使用的抛光系统只是一个例子，因此可被另一个抛光设备或图4中的抛光系统代替。
如上所述第二实施例的半导体封装的例子作为本发明的第二个例子被制造，并且其它例子作为第二比较例子也被制造，其中第一半导体芯片经受在晶片的整个底面的抛光处理。第二例子和第二比较例子的刷新性能被研究，以获得图10中的图表。
第一例子和第一比较例子的刷新性能的百分比下降被绘制在纵坐标上。从图19可以看出，本发明的半导体封装的第一例子具有低至0.6％的刷新性能百分比下降，而第一比较例子具有高至大约3.9％的刷新性能百分比下降。这表示本发明减小了作为本发明的第一例子形成的存储器件的刷新性能的下降。
由于上面的实施例仅作为例子被说明，本发明不限于上面的实施例，本领域技术人员在不脱离本发明的范围的情况下可以容易地对这些实施例进行各种变化或改造。
权利要求
1.一种包括半导体衬底的半导体器件，该半导体衬底包括具有半导体活性层的中心电路区域和包围所述中心电路区域的外周划线区域，所述外周划线区域的底面的表面粗糙度低于所述中心电路区域的底面的表面粗糙度。
2.根据权利要求1所述的半导体器件，其中所述半导体衬底具有不大于130微米的厚度。
3.根据权利要求1所述的半导体器件，其中所述外周划线区域的所述底面是抛光面，所述中心电路区域的所述底面是机械接地面。
4.根据权利要求3所述的半导体器件，其中所述中心电路区域的所述底面具有不低于50nm的中心线表面平均粗糙度，以及所述外周划线区域的所述底面具有低于50nm的中心线表面平均粗糙度。
5.根据权利要求1所述的半导体器件，其中所述半导体器件是半导体存储器。
6.一种制造半导体器件的方法，包括在晶片上形成多个半导体芯片，每一个芯片包括具有半导体活性层的中心电路区域和包围所述中心电路区域的外周划线区域；机械研磨所述晶片的底面以形成接地底面；和抛光所述接地底面的位于所述外周划线区域中的部分，保留所述接地底面的位于所述中心电路区域中的另一部分。
7.根据权利要求6所述的方法，其中所述抛光步骤包含旋转圆盘刀和在所述圆盘刀的表面内相对于所述晶片移动所述圆盘刀。
全文摘要
一种具有130微米或更少厚度的半导体芯片，其包含对应于中心电路区域的机械接地底面、和对应于外周划线区域的抛光底面。机械接地底面阻止粘附在晶片底面的重金属向半导体衬底的源/漏区扩散，从而防止降低晶体管性能。
文档编号H01L21/304GK1722415SQ20051008366
公开日2006年1月18日 申请日期2005年7月12日 优先权日2004年7月12日
发明者鲸井裕, 大汤静宪 申请人:尔必达存储器股份有限公司