专利名称：一种实现逻辑集成电路顶上的压焊块的应用方法
技术领域：
本发明涉及一种逻辑集成电路的制造和设计方法，特别涉及一种实现逻辑集成电路顶上的压焊块的应用方法。
背景技术：
目前在进行传统集成电路设计时，禁止在电路顶上放置压焊块(Pad)，但是通过相应的制造和设计方法，可以完全或部分取消上述限制，以达到减少芯片面积，降低了成本的目的。
如图1所示，一般的逻辑集成电路采用8000埃厚度的金属(Metal)作为顶层金属(Top metal)，压焊块的厚度就是8000埃。在集成电路封装时，需要在压焊块上键合(Bonding)金线作为芯片引脚的连线。由于在键合金线时候的压力会对对压焊块底下的电路造成伤害，使产品失效，同时键合金线后的应力会对产品出现可靠性问题，所以在设计的时候禁止在压焊块底下放置电路。因此如何解决上述问题，是目前工艺设计中需解决的。
发明内容
本发明要解决的技术问题是提供一种实现逻辑集成电路顶上的压焊块的应用方法，通过改变制造和设计方法，实现“电路顶上的压焊块”的应用。
为解决上述技术问题，本发明方法可以通过增加集成电路顶上的压焊块的厚度，即直接通过增加压焊块块的厚度，也可以通过叠加压焊块来增加压焊块厚度；还可以改变压焊块下面的结构，即限制压焊块下面的金属层结构、限制压焊块下面的金属线图形或者限制压焊块下面的层间膜结构；上述增加集成电路顶上的压焊块的厚度或改变压焊块下面的结构的方法可以组合使用。
本发明由于通过改变集成电路的制造和设计方法，实现“电路顶上的压焊块”的应用，有效节省集成电路芯片面积，降低了成本。
图1是通常工艺下的产品的剖面示意图；图2是本发明方法中直接增加压焊块块的厚度示意图；图3是本发明方法中通过叠加压焊块增加厚度的示意图；图4是本发明方法中限制压焊块下面的金属层结构的示意图；图5是本发明方法中限制压焊块下面的金属线图形的示意图；图6是本发明方法中限制压焊块下面的层间膜结构的示意图。
具体实施例方式
下面结合附图对本发明作进一步详细的说明。
本发明方法本质上是通过改变集成电路的制造和设计方法。图1是通常工艺下的产品的剖面示意图(已经键合金线)，包括压焊块、顶层金属、金属层、层间膜等结构，本发明即对这些结构进行重新设计制造。
如图2所示，是本发明方法中直接增加压焊块块的厚度示意图，即通增过加层金属厚度，增加压焊块的厚度，实现“电路顶上的压焊块”。在集成电路的制造中，金属线条和压焊块是同时制造出来的，它们的厚度是一致的，通过增加金属厚度，使压焊块厚度增加，这样给键合金线时的压力和键合金线后的应力有多一点的缓冲，对产品少一点影响，实现“电路顶上的压焊块”的应用如图3所示，是本发明方法中通过叠加压焊块增加厚度的示意图，即通过叠加压焊块，增加压焊块厚度，实现“电路顶上的压焊块”。在传统的压焊块制造完成后，在压焊块上额外增加一个一定厚度的压焊块，使压焊块厚度增加，这样给键合金线时的压力和键合金线后的应力有多一点的缓冲，对产品少一点影响，实现“电路顶上的压焊块”的应用。
如图4所示，是本发明方法中限制压焊块下面的金属层结构的示意图，即通过限制压焊块下面的金属层结构，实现“电路顶上的压焊块”。由于集成电路的金属连线(Metal Interconnect)是多层结构的，可以改变其中几层或全部的金属的结构，比如改变减小金属淀积的温度到300度甚至270度，这样给键合金线时的压力和键合金线后的应力有多一点的缓冲，对产品少一点影响，实现“电路顶上的压焊块”的应用。
如图5所示，是本发明方法中限制压焊块下面的金属线图形的示意图，即通过限制压焊块下面的金属线图形，实现“电路顶上的压焊块”。由于集成电路的金属连线(Metal Interconnect)是多层结构的，可以设计其中几层或全部的金属线特殊图形，比如规则的网状图形金属层，这样给键合金线时的压力和键合金线后的应力有多一点的缓冲，对产品少一点影响，实现“电路顶上的压焊块”的应用。
如图6所示，是本发明方法中限制压焊块下面的层间膜结构的示意图，即通过限制压焊块下面的层间膜结构，实现“电路顶上的压焊块”。由于集成电路的金属连线(Metal Interconnect)是多层结构的，金属连线各层之间有层间膜(IMD)间隔，可以改变其中几层或全部的层间膜的结构，比如在末掺杂硅玻璃(USG)中掺入氟形成氟硅玻璃(FSG)，这样给键合金线时的压力和键合金线后的应力有多一点的缓冲，对产品少一点影响，实现“电路顶上的压焊块”的应用。
必须强调指出，以上如图2到图6的几种方法，可以同时任意组合使用，实现“电路顶上的压焊块”的应用。
另外在以上所有方法的基础上，对于压焊块的下电路进行一些限制，例如只允许放置输入输出电路(I/O)、静电放电电路(ESD)等一些相对不敏感于键合金线时的压力和键合金线后的应力的电路，实现本发明方法。
综上所述，本发明方法就是通过改变集成电路的制造和设计方法，使在电路顶上的放置压焊块的产品能够在通常的封装条件下，得到通常的封装成品率、封装可靠性和产品可靠性。
权利要求
1.一种实现逻辑集成电路顶上的压焊块的应用方法，其特征在于，可以增加该集成电路顶上的压焊块的厚度，所述厚度为13000埃。
2.根据权利要求1所述实现逻辑集成电路顶上的压焊块的应用方法，其特征在于，所述增加该集成电路顶上的压焊块的厚度可以直接通过增加压焊块块的厚度；也可以通过叠加压焊块来增加压焊块厚度。
3.根据权利要求2所述实现逻辑集成电路顶上的压焊块的应用方法，其特征在于，还可以改变压焊块下的结构，即压焊块下金属层淀积时的温度为270摄氏度到300摄氏度之间，或将压焊块下金属层改为规则的网状图形，或将压焊块下金属层间的层间膜所采用的未掺杂硅玻璃中掺入氟形成氟硅玻璃。
全文摘要
本发明公开了一种实现逻辑集成电路顶上的压焊块的应用方法，可增加集成电路顶上的压焊块的厚度，即直接通过增加压焊块块的厚度，电可以通过叠加压焊块来增加压焊块厚度；还可以改变压焊块下面的结构，即限制压焊块下面的金属层结构、限制压焊块下面的金属线图形或者限制压焊块下面的层间膜结构；上述增加集成电路顶上的压焊块的厚度或改变压焊块下面的结构的方法可以组合使用。本发明由于通过改变集成电路的制造和设计方法，实现"电路顶上的压焊块"的应用，有效节省集成电路芯片面积，降低了成本。
文档编号H01L23/522GK1979837SQ20051011104
公开日2007年6月13日 申请日期2005年12月1日 优先权日2005年12月1日
发明者朱斌, 杜佳铭 申请人:上海华虹Nec电子有限公司