专利名称：改善超快闪存储器耐久性的方法
技术领域：
本发明涉及一种半导体器件的工艺方法，尤其是一种改善超快闪存储器耐久性的工艺方法。
背景技术：
超快闪存储器单元的结构如图1所示。其基本的工作原理如下对单元编程或写操作(Programing)时，硅衬底1上的源端2(Source)加较高电压(10V-12V)，漏端3(Drain)加1V电压，控制栅端6(Control Gate)加高于开启电压Vt的某个值(1.5V～2V)。这时，在浮栅5(Floating Gate)和控制栅6交界处下方的导电沟道在强电场作用下产生热电子(HotCarriers)。获得足够能量的热电子在控制栅6正电压的牵引下穿过浮栅5下的SiO2绝缘层4，到达浮栅。这样，就可以完成对单元编程。
对单元擦除(Erase)时，源端2(Source)接地，漏端3(Drain)也接地。控制栅端6(Control Gate)加较高电压(11V～13V)。这时，在浮栅5(Floating Gate)和控制栅6之间会产生较强的电场。特别是浮栅5的尖端和控制栅6之间，其电场强度很强，足以使电子在该处氧化硅层发生所谓的隧道穿通效应(Fowler-Nordheim tunneling)。大量的电子被从浮栅5抽到控制栅6，从而使浮栅5变成正电位，实现对单元擦除(参照图2)。
耐久性(Endurance)是指单个存储单元的可擦写次数，是超快闪存储器很重要的一项性能。嵌入式超快闪存储器器件在各个领域的应用日益广泛，使得它对耐久性(Endurance)的要求更高，通常要达到可擦写30万次以上。该结构的超快闪存储器的可擦写次数主要取决于可擦除的次数，而不是写操作的次数。这主要是因为在擦除时，有较大的电流从浮栅的尖端瞬间隧道穿通尖端处的SiO2层到达控制栅，这个过程在SiO2层中会不断地产生一些载流子俘获中心(Traps)，使得在同样擦除条件下，隧道穿通电流越来越小，因而擦除效果越来越差，最终导致产品不能擦除而失效。
发明内容
本发明所要解决的技术问题是提供一种改善超快闪存储器耐久性的方法，使经过该方法制作的超快闪存储器在同样的擦除条件下具有更强的擦除能力，大大提高可擦除的次数。
为解决上述技术问题，本发明改善超快闪存储器耐久性的方法的技术方案是，依次包括如下步骤，首先进行浮栅多晶硅成长，再进行氮化硅成长，之后浮栅光刻，再对氮化硅进行干法刻蚀，之后进行多晶硅干法各向同性刻蚀，然后去除光刻胶，再进行高温热氧化，之后湿法去除氮化硅，最后进行多晶硅干法各向异性刻蚀。
本发明通过上述方法，使得浮栅尖角得角度更尖，使电力线更集中，更有利于尖角处的隧道穿通效应，进而使存储单元在同样擦除条件下可擦除的次数大大提高，器件的耐久性显著增强。
下面结合附图和实施例对本发明作进一步描述图1为现有的超快闪存储器单元的结构示意图；
图2为现有的超快闪存储器单元浮栅与控制栅处的结构示意图；图3为氮化硅干法刻蚀后的结构示意图；图4为小型局部氧化工艺后的结构示意图；图5为氮化硅湿法去除后的结构示意图；图6为浮栅干法刻蚀后的结构示意图；图7为多晶硅干法各向同性刻蚀及去胶后的结构示意图；图8为本发明制作的器件结构示意图；图9为本发明超快闪存储器单元浮栅与控制栅处的结构示意图。
具体实施例方式
改善超快闪存储器耐久性的方法，依次包括如下步骤，首先进行浮栅多晶硅成长，再进行氮化硅成长，之后浮栅光刻，再对氮化硅进行干法刻蚀，然后去除光刻胶，这时半导体结构如图3所示，其由下到上依次为硅衬底1、二氧化硅4、浮栅层5和氮化硅7。
之后再进行高温热氧化，如图4所示，在浮栅层5上两块氮化硅7之间生成二氧化硅2。
然后湿法去除氮化硅，如图5所示。
最后进行多晶硅干法各向异性刻蚀，如图6所示，将高温热氧化的二氧化硅以下的浮栅层留下，其它部分的浮栅层去除。
本发明在所述对氮化硅进行干法刻蚀的步骤之后，还包括多晶硅干法各向同性刻蚀的步骤，刻蚀的厚度为10埃～100埃，如图7所示，使得浮栅层中部两氮化硅之间有一个凹陷，在进行后面的热氧化步骤时，所生成的二氧化硅4位置就会下移，如图8所示，图8中虚线表示工艺中包括多晶硅干法各向同性刻蚀的步骤而制作出的结构，与不包括该步骤制作的结构相比，其二氧化硅的位置明显的下移了，这就会使得浮栅的尖角更尖，如图9所示，图9中虚线为使用本发明制作的浮栅结构，它使电力线更集中，更有利于尖角处的隧道穿通效应，进而使存储单元在同样擦除条件下可擦除的次数大大提高，器件的耐久性显著增强。
权利要求
1.一种改善超快闪存储器耐久性的方法，依次包括如下步骤，首先进行浮栅多晶硅成长，再进行氮化硅成长，之后浮栅光刻，再对氮化硅进行干法刻蚀，然后去除光刻胶，再进行高温热氧化，之后湿法去除氮化硅，最后进行多晶硅干法各向异性刻蚀；其特征在于，在所述对氮化硅进行干法刻蚀的步骤之后，还包括多晶硅干法各向同性刻蚀的步骤。
2.根据权利要求1所述的改善超快闪存储器耐久性的方法，其特征在于，进行多晶硅干法各向同性刻蚀的厚度为10埃～100埃。
全文摘要
本发明公开了一种改善超快闪存储器耐久性的方法，首先进行浮栅多晶硅成长，再进行氮化硅成长，之后浮栅光刻，再对氮化硅进行干法刻蚀，之后进行多晶硅干法各向同性刻蚀，然后去除光刻胶，再进行高温热氧化，之后湿法去除氮化硅，最后进行多晶硅干法各向异性刻蚀。本发明通过上述方法，使得浮栅尖角得角度更尖，使电力线更集中，更有利于尖角处的隧道穿通效应，进而使存储单元在同样擦除条件下可擦除的次数大大提高，器件的耐久性显著增强。
文档编号H01L21/28GK1979812SQ20051011104
公开日2007年6月13日 申请日期2005年12月1日 优先权日2005年12月1日
发明者李建文 申请人:上海华虹Nec电子有限公司