专利名称：晶片封装体的制作方法
技术领域：
本实用新型是关于一种晶片封装体，特别是一种具有缓冲垫的晶片及其封装体。
背景技术：
随着半导体晶片朝向密度高、线宽小的趋势发展，在相同尺寸下的晶片具有越来越多的功能。同时，这也表示晶片需要更多的信号接点和外界连接，以及相同面积下更高的热量产生。为了满足以上的需求，晶片封装技术也朝向覆晶封装技术(flip-chip)发展。
请参阅图1所示，说明一先前技术的覆晶封装体的侧面示意图。此封装体至少包含一晶片(chip)10以及一晶片承载器(chip carrier)20。该晶片10具有一第一表面11以及复数个接垫(pad)13配置于该第一表面11上。第一表面11位于该晶片10的一侧，而第一表面11亦被熟悉此技艺者称为主动表面(active surface)。进一步而言，将该晶片的每一接垫13上配置一凸块(bump)30，该凸块30为金属材料所组成，例如为铅锡合金。再将该凸块30与晶片承载器20焊接，则每一晶片接垫13上的信号分别经由其凸块30电性连接至晶片承载器20，再经由该晶片承载器内的电路，以及晶片承载器上的锡球21电性连接至一电路板(未绘于图上)。请注意晶片10的主动表面11朝向该晶片承载器20，因而此接合方式被称为覆晶接合技术。为了保护及强化晶片10、凸块30与晶片承载器20之间的连接，此封装体进一步具有一胶体40位于晶片10与晶片承载器20之间，此胶体40包覆所有凸块30以及晶片10的一部份。换句话说，该晶片10具有一第二表面12，位于该晶片10的另一侧，且该第二表面不被胶体40所包覆。或是说晶片10的背面不被胶体40所包覆。
由于晶片10的基材(substrate)是由硅所组成，其材料特性易脆无法承受碰撞，因而需要以晶片承载器20承载，并加以封装，藉以保护晶片10。然而，此利用覆晶接合方式的封装体无法完全保护晶片10，即该晶片的第二表面12曝露在外界之下。因而在后续的制造及使用过程中，增加晶片10损毁的机会，特别是在第二表面12边缘，因外来碰撞所造成的晶片裂痕。在晶圆上完成晶片后、晶片分割、测试、封装、至最终产品完成之间的制造及运送过程，均有机会造成晶片边缘受碰撞而产生裂缝。而晶片边缘的裂缝会造成晶片可靠度降低，甚至导致晶片失效。因此当晶片保护不足时，会增加晶片损坏机会，也意谓晶片退货率及总成本增加。
请参阅图2所示，是为了降低晶片第二表面12边缘裂损的一种先前技术。此封装体结构具有一晶片10、一晶片承载器20、复数个凸块30用来电性连接该晶片10与该晶片承载器20、一胶体40包覆该凸块30以及一部份的晶片10、以及一加强体50环绕于该晶片10的边缘。该加强体50固定于晶片承载器20之上，且与该晶片10位于该晶片承载器20的同一侧。因为该晶片10的边缘有该加强体50保护，可以降低外力由侧向直接碰撞至晶片10的机会。然而，该晶片封装体需在晶片承载器20上，该加强体50需利用晶片承载器20的空间，则晶片承载器20的尺寸必须大于晶片10。换句话说，该封装体的尺寸受限于加强体而无法进一步缩小。此外，若该加强体的高度高于该晶片10，也就是该晶片10凹陷于边缘的加强体50时，一方面阻碍热从晶片10侧面传递至外界，一方面会造成在该晶片的第二表面12上的散热元件(未绘于图上)无法有效接触至晶片10，造成热传导效率降低，使得晶片10整体散热效率降低。若该加强体的高度低于该晶片10，也就是该晶片10凸出于边缘的加强体50时，则晶片边缘受到的保护不足，晶片边缘损害的机会无法有效降低。
经由以上的说明，可以明了在现今的晶片及其封装体中，对于晶片的保护与散热的需求是左右为难，极需一种可同时满足两者的设计。
发明内容
本实用新型的目的是克服现有的晶片封装体存在的缺陷，而提出一种新型的晶片封装体，所要解决的技术问题是使其可兼顾晶片散热效率及降低晶片损坏，从而更加实用。
经由依据本实用新型的较佳实施例，本文揭示一具有缓冲垫的晶片。该晶片具有一第一表面、一第二表面、复数个接垫配置于该第一表面、以及至少一缓冲垫配置于该第二表面的边缘。该第一表面及该接垫位于晶片的一侧，而该第二表面与该缓冲垫位于晶片的另一侧。
该具有缓冲垫的晶片可进一步经由封装技术与一晶片承载器电性连接，形成一封装体。例如，此封装技术可以是覆晶封装或是打线接合方式。经由封装后的封装体中，其晶片的第二表面与缓冲垫曝露于外界，具有较佳的散热效率，且该缓冲垫可降低晶片边缘受碰撞损坏的机率。
具有缓冲垫的晶片及封装体可经由以下步骤实施提供一晶圆，具有复数个晶片，其中该晶片具有一第一表面、一第二表面、以及复数个接垫配置于该第一表面、刻槽于每一晶片第二表面的边缘、填入弹性材料于该沟槽中，形成缓冲垫、分割该晶片、以及封装该晶片形成封装体，使该晶片的第二表面与该缓冲垫外露。
为使本实用新型的特征及目的更能清楚揭示，以下说明藉由具体实施例，配合所附图示，详细叙述如下
图1说明一先前技术的覆晶封装体结构。
图2说明一先前技术具有加强体的覆晶封装体结构。
图3说明依据本实用新型的第一实施例的覆晶封装体结构。
图4说明依据本实用新型的第二实施例的打线接合封装体结构。
图5a～5e说明依据本实用新型第一实施例的覆晶封装体实施步骤。
10晶片 11第一表面(主动表面)12第二表面 13接垫20晶片承载器 20a引脚架(晶片承载器)21锡球 22引线23接线垫 30凸块(导体)30a接线(导体) 40胶体(底胶)40a胶体50加强体60具有缓冲垫的晶片 61第一表面(主动表面)62第二表面 63接垫65缓冲垫(弹性物质) 70晶圆71基材 72沟槽80散热元件(散热片)具体实施方式
本实用新型提出一种具有缓冲垫的晶片及其封装体，在不影响封装体散热效率下，配置缓冲垫于晶片边缘，降低晶片碰撞所产生的损坏。
请参阅图3所示，说明一依据本实用新型的第一实施例的侧面示意图。此具有缓冲垫的晶片60利用一基材所所制造，例如硅。该晶片60包含有一第一表面61位于该晶片60的一侧、一第二表面62位于该晶片60的另一侧、复数个接垫63配置于该第一表面61之上、以及至少一缓冲垫65配置于该第二表面62的边缘。该第一表面又被熟悉此工艺者称为该晶片60的主动表面，而该第二表面称为该晶片60的背面。该些接垫63用来将晶片60的信号与外界电性连接。该缓冲垫65由光敏聚合物所组成，例如为苯并环丁烯(Benzo-Cyclobutene，BCB)或聚酰亚胺(Polyimide)，配置于该晶片60的第二表面62的边缘，吸收晶片60角落的碰撞力，降低晶片60因碰撞产生裂痕。在此实施例中，为提供晶片60较完整的保护，该缓冲垫65为一环状物，围绕该第二表面62的边缘。请注意，该缓冲垫65不凸出于该晶片的第二表面62。在后续制程中，可依需要于第二表面62上直接配置一散热元件，例如一散热片，增强晶片60的散热效率。
此具有缓冲垫的实施例可进一步以覆晶接合方式形成一晶片封装体。在每一晶片接垫63上植入一凸块30，该些凸块30为金属材料所组成，例如为铅锡合金、或铜。再将该些凸块30接合于该晶片承载器20上，使晶片60与晶片承载器20电性连接。将胶体40填入晶片60与晶片承载器20之间的空间，使胶体40包覆该凸块30及该晶片60的一部份，如此则形成一覆晶封装体。上述步骤总称为一封装制程，将此具有缓冲垫的晶片60封装于晶片承载器20上，且该晶片60的第二表面及缓冲垫外露于此封装体。如此，该封装体可提供外露的晶片60藉以提高散热效率，并于晶片外露的第二表面62边缘配置一缓冲垫65保护晶片60。此外，此晶片承载器20可进一步具有复数个锡球21，作为封装体与电路板接合。
上述实施例说明依据本实用新型的晶片及覆晶封装体。然而，并非限定依据本实用新型的晶片仅适用于覆晶封装技术。请参阅图4所示，说明一打线接合封装体的实施例。此第二实施例包含一晶片60、一引脚架(leadframe)20a、复数个接线(bonding wire)30a、以及一胶体40a。如同第一实施例所揭示，请参阅图3所示，此具有缓冲垫的晶片60包含有一基材(substrate)71、复数个接垫63配置于该晶片60的一第一表面61之上、以及一缓冲垫65。该缓冲垫65为环状物，配置于该晶片60的一第二表面62的边缘。该些接垫63与该第一表面61位于晶片60的一侧，而该第二表面62与该缓冲垫65位于晶片60的另一侧。在图4中，引脚架20a具有复数个引脚(lead)22以及复数个接线垫23(bonding pad)，用以分别电性连接至一电路板以及该晶片60。晶片60固定于引脚架20a之后，将接线30a一端连接至晶片的接垫71，另一端连接至引脚架的接线垫23。该接线30a为金属材料所组成，例如金。再填入胶体40a，将接线30a包覆，保护该些接线30a及其两端的电性接合结构。在此第二实施例中，该晶片60的第二表面62与缓冲垫65亦曝露在该胶体40之外，可提高晶片60散热效率，并可藉由第二表面62边缘的缓冲垫65保护晶片，此外可在该第二表面62上直接接触一散热元件，进一步增强晶片60的散热效率。
尽管以上的实施例中，本实用新型揭露一晶片60及其封装体，该晶片60具有一环状缓冲垫65，围绕该晶片的第二表面62的边缘。然而并非限制本实用新型的缓冲垫为环状，任一熟悉此技艺者可依此作适当变化及润饰。例如，该晶片60外观为一长方体，也就是说其第二表面62为一长方形。通常最容易发生裂痕的地方为晶片60的角落，即该第二表面62的四个角落。因此，可针对这四个角落，配置四个缓冲垫65，降低晶片60边缘发生裂缝。或是，在第二表面62的边缘配置复数个长条状的缓冲垫65，保护晶片60的边缘。除此之外，尚有各种变化，但均未脱离本实用新型于晶片第二表面边缘配置缓冲垫的范畴。
请参阅图5a～5e所示，说明产生上述的具有弹形环的晶片60及其封装体的制造方法。请参阅5a图所示，首先，提供一晶圆(wafer)70，该晶圆70由一基材71所组成，例如硅。该晶圆70具有复数个晶片60。每一晶片60至少包含一第一表面61、一第二表面62、以及复数个接垫63位于该第一表面61。将该晶圆70中，沿该些晶片的第二表面62边缘刻出沟槽72。例如，可将光阻层涂布于全部的该些第二表面62，经由曝光、显影及蚀刻方式将该些晶片60于第二表面边缘刻出沟槽72。或是利用物理方式去除第二表面边缘的基材71形成沟槽72，如以锯切方式。沟槽72可以是环状，围绕该些晶片的第二表面62边缘。或是在该些晶片第二表面62的边缘，产生至少一个以上的沟槽72。
请参阅图5b所示，说明将弹性物质填入沟槽72，形成缓冲垫65。此弹性物质为一光敏聚合物，例如为苯并环丁烯(Benzo-Cyclobutene，BCB)或聚酰亚胺(Polyimide)。可利用涂布方式将弹性物质填入该些沟槽72，或将弹性物质均匀分布于该晶圆70上的该些第二表面62，再以一曝光、显影步骤将沟槽72以外的弹性物质去除。此步骤中可再包含一表面平坦化步骤，使该缓冲垫65不凸出于晶片的第二表面62。图5c说明将每一晶片的接垫63上植入凸块30。若该晶片采用其它接合方式如打线接合方式，则不须经由此植入凸块的步骤。
请参阅图5d所示，说明将晶圆70上的各个晶片60分割，其分割的方式可以为切割或锯断方式，将晶片边缘相连的基材71与缓冲垫65分开，如此完成一具有缓冲垫的晶片60。图5e说明将晶片60以覆晶方式形成一封装体。将晶片60封装于一晶片承载器20上，并使其电性连接。此实施例利用图5c中植入的凸块使晶片60与晶片承载器20电性连接。再填入底胶40保护凸块30与晶片60、晶片承载器20的连接，完成一覆晶封装体，且该晶片的第二表面62与其缓冲垫65外露于该封装体。另一方面，请参照图4。如本实用新型的第二实施例所示，经由打线接合方式，亦可将本实用新型的晶片60封装于一引脚架20a上，并使该晶片第二表面62与其缓冲垫65外露于该封装体，以提高晶片60的散热效率及保护外露晶片的边缘。综合来说，经由一封装步骤将晶片60与一晶片承载器20接合，形成一封装体，且将该封装体中晶片的第二表面62与缓冲垫65外露。在晶片的第二表面62上，可进一步配置一散热元件80，增进该封装体的散热效率。此外，该晶片承载器，可以为一封装基板，例如一引脚架、或是一模组电路板(module circuitboard)。此外，该晶片承载器更可以是另一晶片，形成一复合晶片封装体(multi chip package)。
综合以上所述，本实用新型所提出的晶片及其封装体，具有以下优点该晶片及其封装体具有一第二表面外露，具有较佳的散热效率，并可进一步配置一散热元件于该第二表面上，提高散热效率。
该晶片及其封装体具有缓冲垫，保护晶片外露的第二表面边缘，吸收边缘的碰撞力，降低晶片损坏机会。
该晶片及其封装体具有缓冲垫，可降低晶片损坏机会，进一步使制造成本降低。
本实用新型所提出的晶片封装体结构，并非如先前技术中利用该晶片承载器的空间。换句话说，本实用新型中的晶片承载器具有较弹性设计，提供晶片封装体较紧密的结构与尺寸。
尽管本实用新型已以数个实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神及范围内，当可作各种的变化与润饰。例如，该胶体40可包覆部分的缓冲垫65。因此本实用新型的保护范围视申请专利范围为依据。
权利要求1.一种晶片封装体，其特征在于该晶片封装体包含一晶片承载器；一晶片，承载于该晶片承载器上，其具有一第一表面、一第二表面、复数个接垫配置于该第一表面、以及至少一缓冲垫配置于该第二表面边缘；复数个导体，用以电性连接晶片的该些接垫及该晶片承载器；以及一胶体，包覆该导体、该晶片承载器的部份及该晶片的部份，其中该第二表面及该缓冲垫外露于该胶体。
2.根据权利要求1所述的晶片封装体，其特征在于其中所述的导体为复数个凸块，每一凸块配置于该些接垫其中之一上，且电性连接至该晶片承载器。
3.根据权利要求1所述的晶片封装体，其特征在于其中所述的导体为复数个接线，电性连接该些接垫及该晶片承载器。
4.根据权利要求1所述的晶片封装体，其特征在于其中所述的第一表面位于该晶片的一侧，且该第二表面位于该晶片的另一侧。
5.根据权利要求1所述的晶片封装体，其特征在于其中所述的缓冲垫为苯并环丁烯(Benzo-Cyclobutene，BCB)所组成或聚酰亚胺(Polyimide)所组成。
6.根据权利要求1所述的晶片封装体，其特征在于其中所述的缓冲垫不凸出于该第二表面。
7.根据权利要求1所述的晶片封装体，其特征在于其中所述的缓冲垫为环状，围绕该第二表面的边缘。
8.根据权利要求1所述的晶片封装体，其特征在于其中所述的晶片具有复数个缓冲垫，配置于该第二表面的角落。
9.根据权利要求1所述的晶片封装体，其特征在于其进一步具有一散热元件直接接触该第二表面。
10.根据权利要求1所述的晶片封装体，其特征在于其中所述的晶片承载器为一封装基板、一引脚架、一模组电路板、或另一晶片。
专利摘要本实用新型揭露一种晶片封装体，以兼顾晶片散热效率及降低晶片损坏。晶片封装体包含一晶片承载器、一晶片、复数个导体以及一胶体。晶片承载于晶片承载器上，且具有一第一表面、一第二表面、复数个接垫配置于第一表面、以及至少一缓冲垫配置于第二表面的边缘。复数个导体用以电性连接晶片的接垫及晶片承载器，而胶体则包覆导体、晶片承载器的部份及晶片的部份，其中第二表面及缓冲垫外露于胶体。
文档编号H01L23/00GK2831418SQ20052000866
公开日2006年10月25日 申请日期2005年3月21日 优先权日2005年3月21日
发明者杨智安 申请人:威盛电子股份有限公司