专利名称：使用智能功率技术的集成电路的制作方法
技术领域：
本发明涉及使用智能功率技术的集成电路。
这种智能功率电路包括驱动级或输出级，在其中接通几安培的电流；及所谓智能电路部分，这些智能电路部分被设计成通过几微安至几毫安的电流。它们尤其被使用在电压范围为40至60V的汽车应用中。
智能电路部分的元件在智能功率技术中相对衬底通过具有高击穿电压的PN或NP结隔离。对此例如在N沟道MOSFET中可在P衬底上在一个用作本体端子(Body-Anschluss)的P槽下面作成一个位于深处的N槽、例如深的N-阱或N-Epi，它使低电压N沟道晶体管的端子相对衬底隔离。在此情况下位于深处的N槽相对衬底的击穿电压大于15V，例如在40-80V的范围中。
为了对静电放电(ESD)作出防护设置了专门的保护结构或ESD防护开关装置。它们具有一个HVMOS晶体管、例如DMOS，该晶体管具有例如20至80V的耐压强度。漏极及源极位于端子焊盘之间，在这些端子焊盘之间流过ESD电流。这里栅极通过一个栅极电阻连接在源极上。在ESD负荷的情况下栅极通过MOSFET的漏极-栅极寄生电容被上调(aufgesteuert)，以致该MOSFET使ESD电流通过打开的MOS沟道导出。其方式是该晶体管的尺寸被设计得足够大，由此来限制所出现的ESD电压，使得在驱动级或输出级上或在智能功率电路部分或低电压电路部分上不会出现损坏。在正常工作中栅极通过栅极电阻被拉到地电位上，由此晶体管截止。通过栅极电阻被设计成足够大，则经过漏极-栅极寄生电容耦合入的栅极电压可足够长时间地被保持。栅极电阻与此相应地典型地为5kOhm至100kOhm。
在智能功率技术中对于栅极电阻扩散的区域例如被构成p阱，p体(body)，p区-电阻。这种电阻可在上述设计中通过具有相对小的面积覆盖及由此具有小成本的扩散来构造。
但这种晶体管保护电路的缺点是栅极的上调存在问题。被扩散的栅极电阻与P衬底一起构成了寄生晶体管。第一寄生衬底晶体管是垂直寄生PNP晶体管，它通过P扩散层、例如作为发射极的p体，N槽、例如N-Epi及P衬底构成。第二寄生晶体管是横向NPN晶体管，它在另一元件或元件组的N槽、例如作为发射极的指状槽，作为基极的p衬底及作为集电极的被扩散电阻的N槽之间起作用。
相比之下根据本发明的集成电路具有一些优点。根据本发明，栅极电阻被构造为“多晶电阻”(Poly-Widerstand)，即由多晶硅制成。由此虽然付出代价，即首先基本上需要比传统扩散电阻大的面积。但可看到，通过使用多晶电阻将不会出现扩散电阻的寄生晶体管的上述缺点。因此在相同的面积使用或相同的成本的情况下可将ESD强度提高到一个两倍的倍数上。对此变换地也可在预给定ESD强度的情况下减小芯片面积或成本。
因此根据本发明出人意料地实现了相对于传统体系明显改善的电路特性。可有利地在栅极与源极之间在阻断方向上连接一个限制控制电压UGS的二极管、例如一个齐纳二极管。此外在栅极与漏极之间可连接一个在工作电压以上截止的二极管、例如齐纳二极管，或相应地连接一串二极管，以便使栅极也可通过该路径被附加地上调。
以下借助附图通过一些实施形式来描述本发明。附图表示
图1根据本发明的具有根据第一实施形式的ESD保护晶体管电路的集成电路的电路图，图2根据另一实施形式的一个ESD保护晶体管电路，图3根据另一实施形式的一个ESD保护晶体管电路。
根据图1中所示实施形式，一个集成电路1具有一个输出级2或驱动装置，在其中接通几安培的电流；及一个具有智能电路元件的智能开关装置3，该智能开关装置被设计成通过几微安至几毫安的电流。输出级2及智能开关装置3被连接在高电压UH＞15V的一个高电压端子焊盘a1与一个接地端子焊盘a2及可能的其它端子焊盘之间；这里例如根据图1，在所有实施形式中也可设置对于如小于/等于5V的低电压UL的另一端子焊盘a3及可能设有另一接地端子焊盘。但智能开关装置3的低压元件原则上也可通过相应的串联电阻连接到高电压UH上。根据本发明该输出级2也可设置在集成电路1的外部及由此在图1中用虚线表示及在其它图中未-示例地-被画出。
智能开关装置3的元件相对芯片衬底通过具有高击穿电压的PN结或NP结来隔离。对此例如在低压N沟道MOSFET中可在P衬底上在一个用作本体端子的P槽下面作成一个位于深处的N槽，例如深的N-阱或N-Epi，它使低压N沟道晶体管的端子相对衬底隔离。在此情况下位于深处的N槽相对衬底的击穿电压大于15V，例如在40-80V的范围中。
此外设置有一个ESD保护晶体管开关装置4，根据图1的实施形式它具有一个HVMOS晶体管T1，例如为一个DMOS晶体管T1，它具有例如20至80V的耐压强度。根据图1漏极D位于高电压端子焊盘a1上并且源极S位于接地端子焊盘a2上。也可对此变换地，在相应的集成电路中漏极D也可直接地位于一个输入或输出焊盘上，它的耐压强度超过15V。栅极G通过一个电阻Rg连接到源极S上。在ESD负荷的情况下栅极G通过T1的源极-栅极寄生电容来上调。于是T1在漏极D与源极S之间通过打开的MOS沟道导出ESD电流。其方式是T1的尺寸被设计得足够大，由此来限制电压，以致不会出现损坏。在正常工作中T1的栅极G通过电阻Rg被拉到地电位GND或0V上，由此晶体管T1通过由于-源极电压UGS＝0而截止。这里Rg被设计成具有足够高的欧姆电阻，由此在ESD负荷的情况下上述的电容可实现对T1的上调。为此Rg典型地为5kOhm至100kOhm。
高电压UH一方面可为高电压供电电压，例如当虚线所示的输出级2连接在焊盘a1及a2上时；但此外焊盘a1也可用作高电压输入/输出焊盘。
根据本发明，Rg被制造成“多晶电阻”，即由多晶硅制成。由此不会出现所述的在传统地扩散的P-电阻上出现寄生晶体管的效应。因此在相同的面积使用及相应的相同成本的情况下可提高ESD的强度。
在图2的实施形式中，在栅极G及源极S之间连接了一个二极管D1，例如一个齐纳二极管。在此情况下D1可限制栅极-源极电压UGS。此外可有利地在漏极D与栅极G之间使用一个在工作电压UH上截止的二极管D2、尤其是一个齐纳二极管或一串二极管，以便通过该路径也可附加地上调栅极G，这就是说，当该连接在阻断方向上的二极管上的ESD脉冲超过该二极管的临界电压时使栅极电压向上拉。
图3表示另一实施形式，其中晶体管T1的栅极触发(Gate-Ansteuerung)通过相应连接的前级5被增强地上调，该前级根据图2的开关装置4来构成。因此该前级5具有一个第二MOSFETT2，一个连接在第二MOSFET T2的栅极G2与其源极S2之间的电阻R2及二极管D3以及D4。并且这里R2也被构成多晶电阻。
在图1至3的所有实施形式中可在端子焊盘a1与漏极D之间连接一个极性反向保护二极管(Verpolschutzdiode)D5，该二极管例如被表示在图3中。
也可对所示的实施形式变换地，晶体管T2及T2尤其也可为HVPMOS晶体管。在此情况下高电压位于源极上及地电位位于漏极上。
权利要求
1.使用智能功率技术的集成电路，它至少具有高电压端子(a1，a2)，用于连接到一个高电压(UH)上；一个具有一些低电压元件的智能开关装置(3)，一个连接在这些高电压端子(a1，a2)之间的ESD保护电路(4)，该保护电路具有一个用其源极(S)及用其漏极(D)连接到这些高电压端子(a1，a2)上的MOSFET(T1)，它的栅极(G)通过一个电阻(Rg)与其源极(S)相连接，其中该栅极电阻(Rg)由多晶硅构成。
2.根据权利要求1的集成电路，其特征在于该MOSFET(T1)是一个用于高电压应用的N沟道MOSFET。
3.根据权利要求1或2的集成电路，其特征在于该MOSFET是一个HVPMOS或DMOS晶体管。
4.根据以上权利要求中一项的集成电路，其特征在于在源极(S)与栅极(G)之间在阻断方向上连接着一个保护二极管(D1)。
5.根据以上权利要求中一项的集成电路，其特征在于在栅极(G)与漏极(D)之间在阻断方向上连接着另一保护二极管(D2)，它在该供电电压(UH)以上截止。
6.根据以上权利要求中一项的集成电路，其特征在于在MOSFET的栅极(G)与漏极(D)之间连接了一个前级(5)，该前级具有一个第二MOSFET(T2)及一个连接在该第二MOSFET(T2)的栅极(G2)与源极(S2)之间的由多晶硅构成的电阻(R2)。
7.根据以上权利要求中一项的集成电路，其特征在于在一个高电压端子(a1，a2)与该MOSFET(T1)之间连接一个极性反向保护二极管(D5)。
8.根据以上权利要求中一项的集成电路，其特征在于它具有一个连接在这些高电压端子(a1，a2)之间的功率电流的输出级(2)。
9.根据以上权利要求中一项的集成电路，其特征在于该智能开关装置(3)的这些低电压元件相对该衬底通过具有高于15V、尤其在40-80V范围中的击穿电压的半导体结隔离。
10.根据权利要求9的集成电路，其特征在于该智能开关装置(3)具有一些低电压N沟道MOSFET，这些MOSFET具有一个在一个P衬底上在一个处于深处的N槽上的用作本体端子的P槽，其中该处于深处的N槽相对该P衬底的击穿电压大于15V，例如在40-80V的范围中。
全文摘要
本发明涉及一种使用智能功率技术的集成电路，尤其是用于应用在汽车领域，它至少具有高电压端子(a1，a2)，用于连接到高电压(UH)上；一个具有低电压元件的智能开关电路(3)，一个连接在高电压端子(a1，a2)之间的ESD保护电路(4)，该保护电路具有一个用其源极(S)及用其漏极(D)连接到高电压端子(a1，a2)上的MOSFET(T1)，它的栅极(G)通过一个电阻(Rg)与其源极(S)相连接，其中栅极电阻(Rg)由多晶硅构成。按照本发明，通过使用多晶电阻作为栅极电阻(Rg)在相对小的面积使用和小的花费的情况下实现高的ESD强度。有利地，可以在MOSFET(T1)的源极(S)和栅极(G)之间以及在栅极(G)和漏极(D)之间分别在阻断方向上连接一个保护二极管(D1，D2)，它们在供电电压(UH)以上截止。
文档编号H01L27/02GK101040380SQ200580035404
公开日2007年9月19日 申请日期2005年8月16日 优先权日2004年10月16日
发明者沃尔夫冈·维尔克宁 申请人:罗伯特·博世有限公司